Патенты с меткой «памятью»

Номер патента: 1550520

Опубликовано: 15.03.1990

Авторы: Корнева, Спиваковский

МПК: G06F 13/00

Метки: двух, микроэвм, общей, памятью, сопряжения

...ДЗП 1,ДЧТ 1, ВКО, ВК - 1. Сигнал с первоговыхода мультиплексора 17 являетсясигналом ЗП/ЧТ общей памяти 2 и сигналом переключения направления передачи информации (С 2) от обшей шины 5к паьити 2. Сигнал с второго выходамультиплексора 17 является сигналомпереключения направления передачи информации (С 1) от памяти 2 к общей шине в сигналы с первого и второго выходов мультиплексора 17 собираются наэлементе ИЛИ 24 и стробируются наэлементе И 13 сигналами "Выполнено" 30с узлов 3 и 4, собранных на элементеИЛИ 27. Выходной сигнал элементаИЛИ 13 стробирует проинвертированныена элементах НЕ 15 и 29 и прошедшиечерез мультиплексор 17 сигналы ВКО35и ВК 1-1 на элементах И 11 и 12, формируя сигналы обращения к младшему(ВО) И/ИЛИ старшему (1) байтам...

Номер патента: 1557568

Опубликовано: 15.04.1990

Авторы: Бабкин, Федорин, Шитиков

МПК: G06F 13/16

Метки: многоблочной, памятью, процессора, сопряжения

...6 включен на прием сигналов с входов-выходов 21 устройства 1 иа выходы 12, второй канальный приемопередатчик 7 включен на передачу данных с информационных входов 27 на входы-выходы 25, а коммутатор 9 адреса включен на трансля"цию данных с выходов 12 первого канального приемопередатчика 6 на выходи 27, В начале цикла записи адресРД поступает на вход дешифратора 2адреса дешиф ируется им как адресРД и на выходе 28 появляется сигналзапуска одновибратора 10, по Фронтукоторого он запускается и сигналом сосвоего выхода 29 переключает коммутатор 9 адреса на трансляцию адресас выхода 26 счетчика 8 адреса на информационные входы второго канального7 приемопередатчика, через которыйадрес поступает в магистраль 34 многоблочной памяти, Далее адрес...

Номер патента: 1569840

Опубликовано: 07.06.1990

Авторы: Кицис, Клейнер, Латышев, Тараев

МПК: G06F 13/00

Метки: двух, общей, памятью, процессоров, сопряжения

...массива поступает крытый приемопередатчик 14. Коммута-. на старшие разряды входов/выходов тор 15 при этом закрыт и его выходы устройства 1 для подключения адрес/ О находятся в третьем состоянии,/данных памяти 35, на младшие разряды По окончании процедуры обмена перкоторых поступают соответствующие вого процессора 33 с памятью 35 сигмладшие разряды магистрали АД 1 про" нал СИА 1, поступающий в узле 19 синцессора 33. При снятии процессором хронизации через мультиплексор 37 33 с магистрали ЯЦ 1 адреса выходной 45 на синхровход триггера 40, сбрасывасигнал дешифратора 2 сегмента изменя- ет его в исходное нулевое состояние, ется с единичного на нулевой и триг- Сигнал разрешения РЗ 1.на выходе узла гер 24 цереэ элемент НЕ 26 установит...

Номер патента: 1569841

Опубликовано: 07.06.1990

Автор: Мирзабеков

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...сигнал с егоинверсного выхода присутствует наэлементе И 12 Тогда возникает сигнал на выходе элемента И 12, которыйчерез элемент ИЛИ 18 подготавливаетк работе элемент И 7 для формирования команды чтения и одновременнопоступает на декрементный вход счетчика 3, устанавливая тем самым номерпредыдущей читаемой при записи зоны,и на вход элемента И 13. Далее происходит чтение аналогично рассмотренному. По получении сигнала "Конец операции" на входе 25 на счетчике 2 устанавливается номер текущей зоны, соответствующий номеру зоны, в которуюнеобходимо записать информацию, на 20выходе формирователя инициируетсяимпульсный сигнал, который через элемент И 13 поступает на инкрементныйвход счетчика 3, возвращая его в исходное состояние, и через...

Номер патента: 1571597

Опубликовано: 15.06.1990

Авторы: Балановский, Берштейн, Каплинский, Плитко

МПК: G06F 13/00

Метки: внешней, памятью, процессора, сопряжения

...соответствующий адрес черезблок приемопередатчиков 10 поступаетна вход регистра 11 адреса и синхроимпульсом адреса СИА с магИстралимикроЭВМ записывается в этот регистр,Старшие М разрядов адреса поступаютпри этом на первые лходы первойгруппы 4 элементол. сравнения и на1первые входы второи группы 7 элементов сравнения, В случае совпаденияс кодом, поступающим на их вторыевходы, один из элементов сравнения формирует разрешающий сигнал на вклю чение соответствующего блока памяти.Записанный в регистр 11 адреса код поступает также на вход дешифра тора 12 и в случае обращения процессора по определенному адресу дешифратор 12 формирует сигнал, разрещающий работу дешифратора 13 управляющих сигнаЛов. В зависимости от вида операции...

Номер патента: 1571599

Опубликовано: 15.06.1990

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...к линии 68 сигнала ошибки процессора. В момент включения устройства 1 регистры 4 номера массива и регистрыПроцессор подает на шину (33,36)адреса адрес необходимой ячейки памяти и вырабатывает сигнал СИА, Старшие разряды адреса, поступающего с 5шины 33 адреса, поступают на вход32 дешифратора 2 сегмента всех устройств 1 сопряжения, подключенныхк данному процессору. Сигнал СИА слинии 23 поступает на. вход 46 элемента И 10 всех устройств 1 того жепроцессора. Единичный уровень на входе 66 элемента И 10 разрешает .прохождение сигнала СИА ца управляющий47 вход дешцфратора 2 сегмента, таккак в исходном состоянии триггер 7захвата приоритета сброшен и сигнал СИП в нулевом состоянии (соответственно входы 63 и 28 элемента 91571595 номера сегмента...

Номер патента: 1575190

Опубликовано: 30.06.1990

Авторы: Бурман, Ерасова, Левин

МПК: G06F 12/16

Метки: динамической, памятью

...формируется сигнал конца цикла, который поступает на установочный вход триггера 11. На его инверсном выходе появится ответный сигнал, который поступает на выход 17 и на вторые входы элементов И 6 и 7, запрещая прохождение внешних сигналов запроса на вход шифратора 9. Это необходимо для того, чтобы в регистр 10 повторно не записывалась предыдущая комбинация сигналов, соответствующая удовлетворенному запросу, так как после сигнала конца цикла блок 3 синхронизации опять начинает формирование сигналов опроса на своем четвертом выходе, поступающих на тактовый вход регистра 10. Когда с входов 12 или 13 снимается сигнал запроса, то на выходе элемента ИЛИ 8 появляется сигнал, который, поступая на вход сброса триггера 11, устанавливает его...

Номер патента: 1580374

Опубликовано: 23.07.1990

Автор: Тюрин

МПК: G06F 12/00

Метки: памятью

...поэто му на выходах мультиплексора 4 устанавливается информация с выходов счетчика 6, который адресует ячейки 30 памяти блока 2.Передним фронтом первого импульса, формируемого генератором 13, стробируется вход элемента И 17, Если в нулевой ячейке, адресуемой нулевой инйормацией на выходе счетчика 6, информация совпадает с той, что записана в регистре 10, то возбуждается выход схемы 12 сравнения и соответственно выход элемента И 17, Если 40 же информация различна, то выход элемента И 17 не возбуждается, Допустим, во .второй ячейке информация совпадает с информацией, подлежащей записи. Поэтому возбуждается выход схемы 12 45 сравнения, элемента И 17 и устанавливается триггер 9, что приводит к блокированию элемента И 16. Задним Фронтом...

Номер патента: 1582353

Опубликовано: 30.07.1990

Авторы: Кибирев, Криворучко, Попова, Шаламов

МПК: H03K 19/177, H03K 19/20

Метки: логическая, матрица, памятью, программируемой

...в 53 бпроцессе его Функционирования, что позволяет задавать оптимальный набор типов триггеров не статицески (как в известном устройстве, т.е. не изме- няя этот набор в процессе Функционирования автомата), а динамически в каждом такте работы устройства,формула изобретения 1. Логическая матрица с программируемой памятью, содержащая с пер"вого по четвертый блоки памяти, спервого по И-й коммутационные блоки,где Б - число входов-выходов устройства, блок дешифраторов, причемгруппа управляющих входов устройства соединена с группой информационныхвходов блока дешифраторов, вход на"чальной установки устройства подключен к входу нацальной установки К-гокоммутацибнного блока, К = 1. ,И,1-й информационный вход устройствасоединен с первь,м адресным...

Номер патента: 1587521

Опубликовано: 23.08.1990

Авторы: Грин, Любенко, Тарлажану

МПК: G06F 13/00

Метки: данными, между, обмена, оперативной, памятью, периферийными, устройствами

...обратное" по сигналу 27-2 запроса от ПФУ и блоке 12 управления устанавливается триггер 135, задающийрежим "Обмен с ПФУ".При этом байт данных с входа 14 по"ступает через коммутатор 1 данных наинформационные входы блока 2 памяти,Регистр в выбранной зоне памяти, в которой записывается поступающий байтданных, определяется значением младших разрядов счетчика. 11 адресаДалее по сигналу 27-2 на выходе узла 83 вырабатывается сигнал 17-22строба записи байта данных в блок 2памяти, на стробирующий выход 30сигнал подтверждения приема байта, ана выходе триггера 114 - сигнал 17-21разрешения модификации счетчика 8 байтов и счетчика 11 адреса. Модификация счетчиков 8 и 11 производится записью с выхода сумматора 75 з регистры 66 и 79 модифицированных...

Номер патента: 1587525

Опубликовано: 23.08.1990

Автор: Бессмертный

МПК: G06F 13/00

Метки: информацией, обменом, памятью, процессора

...выходом с входом распределителя импульсов, группа выходов которого подключена к группам входов первого и второго узлов элементов И, входы которых соединены соответственно с еди ничным и нулевым выходами триггера режима, четырех элементов И и.трех элементов задержки, причем в блоке синхронизации обращений единичный и нулевой выходы триггера режима йодклю чены соответственно к первым входам первого и второго элементов И, выходы которых соединены с первыми входа-. ми третьего и четвертого элементов И, вторыми входами подключенных к выходу ЗО первого элемента задержки, выходы первого и второго элементов И соединены соответственно с входами второго и третьего элементов задержки, о т л и - ч а ю щ е е с я тем, что, с целью35 повьппения...

Номер патента: 1587527

Опубликовано: 23.08.1990

Авторы: Дикий, Сердюк

МПК: G06F 13/16

Метки: коллективного, памятью, пользования, сопряжения

...выходе последнего блокирует прохождение сигналов тактового генератора38 через первый элемент И 27 на входсинхронизации регистра 40 сдвига.,Дальнейший сдвиг логической единицыпо разрядам регистра 40 сдвига не осуществляется,т;е. единица в третьемразряде регистра 40 сдвига не появляется.Прямой выход второго разряда регистра 40 сдвига соединен также с входом синхронизации пятого 35 триггера.По переднему фронту сигнала логической единицы на прямом выходе второгоразряда регистра 40 сдвига в пятыйтриггер 35 записывается высокий уровень сигнала "Запись" с второго выхода мультиплексора 39,1 Причем сигнал "Запись" высокогоуровня с входа 44 записи проходит навторой выход мультиплексора 39, таккак на входе управления мультиплексора присутствует...

Номер патента: 1603393

Опубликовано: 30.10.1990

Авторы: Бессмертный, Сбориков, Теодорович

МПК: G06F 13/00

Метки: обменом, памятью, процессора

...режиме записи информации, например, в блок 5 импульсы частоты записи, пройдя через элемент 16 задержки и открытый триггером 3 элемент И 10, поступают также на элемент 17 задержки.Время срабатывания элемента 17 задержки меньше времени срабатывания элемента 16, поэтому на входы чтения-записи импульс частоты записи по. ступает раньше по отношению к сигналу на входах выборки блоков памяти, что является необходимым требованием в режиме записи для блоков 5 и 6.Окончание импульсов обращения к входам чтения-записи и выборки происходит одновременно, так как по окончании импульса записи выход элемента 16 задержки отключается от входа выборки с помощью закрытого элемента И 12, управляемого импульсами частоты записи, а время срабатывания...

Номер патента: 1620940

Опубликовано: 15.01.1991

Авторы: Боярчук, Маслий, Меньшиков, Попов, Сень, Цыбулько

МПК: G01P 3/489

Метки: оперативной, памятью, тахометр

...оперативной памяти 8.Тахометр работает следующим образом.В одном из режимов обеспечивается измерение контролируемой скорости вращения и запоминание ее максимальногозначения, а в другом осуществляется воспроизведение частоты, соответствующей зафиксированной при измерении максимальной скорости,При измерении скорости вращения и запоминании его максимального значения тахометр работает следующим образом. При вращении вала, скорость которого должна быть измерена, сигнал частотного датчика 1 поступает через формирователь 2 импульсов на инфомационный вход мультиплексора 5. В этом режиме на управляющем входе мультиплексора присутствует поступающий на вход 10 управления тахометраВ режиме воспроизведения частоть 1, соответствующей зафиксированному...

Номер патента: 1647921

Опубликовано: 07.05.1991

Авторы: Курочкин, Яковлев

МПК: H04J 3/00

Метки: коммутации, памятью, эластичной

...4 происходит следующим образом.В такт 11 по) коду А 20 =1.32) и гп коду Абс (гп = 18) из блока 1 считываются битыинформации и СС, по) коду Ар из формирователя 5 считывается адрес Адз ячейки записи эластичной памяти блока 4. При наличии сигнала СС = 1 адрес Адз увеличивается на 1(Адз+1) и в такт т 2 по адресам Ар и (Адз+1)информация из ГТ записывается в эластичную память блока 4 и в ячейку формирователя 5 по адресу А 2 записывается последовательно, последняя ячейка сменяется первой первая - второй и т,д.Считывание информации из эластичной памяти блока 4 и выдача ее в исходящие линии из блока 11 передачи происходитсле 1647921 10считывания информации из эластичной памяти блока 4 управляет частота выдачи Гь, посредством выработки сигналов...

Номер патента: 1653172

Опубликовано: 30.05.1991

Авторы: Белоус, Карташевский, Кловский

МПК: H04L 27/06

Метки: дискретных, каналах, памятью, приема, сигналов

...9 накапливается кодовая последовательность, формируемая путем кодирования последовательности ранее зарегистрированных информационных посылок, Для этого в начале такта Тпервый коюутатор 8 считыва 165 ет последовательность из регистра 4 на вход кодера 11 ранее принятую последовательность информационных посылок длиной К. Из получаемой иа выходе кодера 11 кодовой последовательности с помощью второго коммутатора 10 на вход регистра 9 считываются кодовые посылки, образующиеся на выходе кодера 11 после считывания на его вход информационных посылок, соответствующих ветви кода, предшествующей началу интервала анализа Т (для рассматриваемого примера - последней инФормационной посылки, предшествующей моменту Л). Таким образом, в регистр 9...

Номер патента: 1654829

Опубликовано: 07.06.1991

Авторы: Курапин, Тесленко, Шкловский

МПК: G06F 12/04, G06F 12/06

Метки: памятью

...с выхода формирователя7 триггер 4 обращения устанавливается в нулевое состояние.Если процессор не обращается к памяти, то в цикле формируется холостой такт, что позволяет автоматическирегенерировать память.Время между поступлениями сигнала обращения процессора к памяти иначалом выборки данных из памяти мо"жет колебаться от 0 до длительностицикла (Т,). Это время, когда процессор находится в состоянии ожиданияТ . Так как процессор обращается кпамяти синхронно по отношению к тактам, формируемым блоком 3 синхронизации, то среднее время ожидания Тп == Т 2.Для уменьшения времени ожидания вовремя гашения изображения к тактовому:;входу триггера 4 обращения черезмультиплексор 2 управляющих сигналовподключается дополнительный выход...

Номер патента: 1658161

Опубликовано: 23.06.1991

Автор: Мирзабеков

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...в единичное состояние и сигнал с его прямого выхода через элемент ИЛИ 20 поступает на один из входов элемента И 9, а через элемент ИЛИ 17 - на вход разрешения Е блока 1 сравнения, И здесь возможны три состояния: первое, когда номер рабочей эоны больше номера текущей зоны и активным становится выход ; второе, когда номер рабочей зоны соответствует номеру текущей зоны и активен становится выход "="; третье, кода номер рабочей зоны меньше ь мера текущей зоны и активным становится вь ход ", Допустим, что имеет место второе состояние, Сигнал с выхода "=" блока 1 сравнения поступает на вход элемента И 9 и активизирует выход 33 ВО - начался процесс чтения. Этот же сигнал поступает. через элемент 21 задержки на первый вход элемента И 13,...

Номер патента: 1661775

Опубликовано: 07.07.1991

Автор: Тюрин

МПК: G06F 12/00

Метки: памятью

...если все компоненты записываемого кортежа меньше или равны, но не равны полностью по всем компонентам кортежа, считываемого в данный момент нз блока памяти 2. Иначе - логический ноль;12,4 - если активирован вход 37, то этот выход повторяет выход 12,2. Если активиронан вход 38, то этот выход повторяет выход 12.3, В противном случае - не актинируетс.я.Выходы 1.1, 12., 12,3 це возбуждаюТся, если кортежи не сравнимы, т,е. кортежи имеют хотя бы по одному компонЕнту несравнимые показатели - один 10 больший, а другой меньший или наоборот. При формировании множества неподчиненных вариантов (множества Парето), когда, например, компоненты кортежей представляют собой показатели качества вариантов решения некоторой задачи, необходим. отбор...

Номер патента: 1661778

Опубликовано: 07.07.1991

Авторы: Гура, Купчак

МПК: G06F 13/00

Метки: двух, общей, памятью, сопряжения, цвм

...операции обмена с устройством. Это позволяет, в случае если данные не были считаны за одно обращение, не снимая запросного сигнала, производить чтение, обращаясь лишь к регистру 13 независимо от обращения второй ЦВМ.В случае одновременного обращения к устройству двух ЦВМ первые такты 30 обращения - занесение адресов в счетчики происходят одновременно и независимо. Во вторых тактах каждая ЦВМ выставляет сигнал "Зпр" и сигналы "Зп" или "Чт" на входах устройства одновременно. При этом триггер 6 устанавливается в одно из двух состояний - нулевое или единичное, что разрешает работу с устройством первой или второй ЦВМ соответственно. Работа с 40 другой ЦВМ будет разрешена после выставления ответного сигнала первой. Задержка на...

Номер патента: 1667087

Опубликовано: 30.07.1991

Автор: Бессмертный

МПК: G06F 13/00

Метки: обменом, памятью, процессора

...элемента 17 задержки равно сумме времен срабатывания элемента И 12 и элемента И 21 (при равенстве времени срабатывания элементов И 20 и элементов ИЛИ 14). Смена адреса на элементах 36 и 37 памяти в режиме записи производится с помощью соответствующего счетчика 71 или 72 через соответствующий элемент ИЛИ 67 или 68 по окончании импульса СХИ 2 в линии 87 или 74,Код формата посылки хранится в регистрах 53 и 54, т.е. в блок памяти записывается информация до момента равенства кода счетчика 71 или 72 адреса коду, хранящемуся в регистре 53 или 54. Момент равенства кодов фиксируется схемой 56 и 57 сравнения. В режиме записи сброс счетчика 71 или 72 происходит через элемент ИЛИ 65 или 66 всякий раз после равенства кодов на входах схемы...

Номер патента: 1674137

Опубликовано: 30.08.1991

Авторы: Гелин, Траньков

МПК: G06F 12/00

Метки: данных, памятью, программ

...кодов 1 устанавливается код 3. Задний фронт импульса на входе 14 "Чтение" устройства, проходя через подготовленный элемент И 2, инициирует запись кода 3 в счетчик 5, На выходе элемента ИЛИ 6 устанавливается "1", которая поступает на второй вход элемента И 3, подготавливая его работу. На входе 13 "Выборка команды" устройства устанавливает "О", запрещая работу преобразователя кодов 1 и запись в счетчик 5. На входе выбора устройства 18 устанавливается "О", запрещая работу схем памяти.Во втором и третьем машинных циклах импульс с входа 15 "Строб состояния" устройства через подготовленный элемент И 3 поступает на вычитающий вход счетчика 5. Содержимое счетчика 5 равно 2, а в третьем машинном цикле - 1. Состояние О-триггера 7 остается...

Номер патента: 1674139

Опубликовано: 30.08.1991

Авторы: Ноянов, Черных, Шаханов

МПК: G06F 12/00, G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...суммируются с уставками А 1, АО и направляются ка адоесные входы выбранной йары блоков памяти. При каждом обращении иэ первого блока 11 на шину 8 данных выводится соотвстствуюшая информация и переписывается в О-й блок по адресу АОК, где К = 0,1,2 Б. Когда заданный массив будет первдан в О-й блок до конца, контроллер 2 снимает сигнал РА и передаст управление процессору 9:Пересылка инфгрмации из основнсгс блока 10 памяти В дополнительный блок 11,Р 25 30 ср Э с 40 4 г;50 Я 1:) например 11 - 1, и наоборот, осуществляется аналогичным образом, за искгючением следующего: в регистр 4 - 1 записывается код, равный разности чисел А 1 и АО, обозначающих.начальные адреса массивов памяти в блоках 11-1 и 10 соответственно, т,е, А 1 - О =. А 1 - АО;...

Номер патента: 1674141

Опубликовано: 30.08.1991

Авторы: Аушев, Беркут, Буянкин, Лобанов

МПК: G06F 13/00

Метки: двух, микроэвм, общей, памятью, сопряжения

...и5 соответственно этим сигналам вырабатывается 6 (по 3 для каждой МПС) сигналов в РВУ, то для мультиплексирования данных илиадреса требуется 6 групп элементов И,Раздельная передача данных и адреса10 каждому узлу общей памяти необходима,чтобы обеспечить возможность одновременной работы каждой МПС с памятью.Появление групп И 34 - 39 в полном соответствии с изложенным обьясняется не 15 обходимостью раздельного поступленияданных на КДА каждой МПС от л 1 обого узлаобщей памяти, что обеспечивает возможность параллельной работы МПС с общейпамятью,20 Элементы ИЛИ 40 - 42 необходимы длятого, чтобы подать на вход выбора кристалла каждого узла общей памяти один из двухсигналов: ВЫБОР У или ВЫБОР У, Схемапроводного ИЛИ здесь не годися, так как25...

Номер патента: 450530

Опубликовано: 23.09.1991

Авторы: Гудков, Егорова, Юрлова

МПК: H01L 45/00

Метки: основе, памятью, переключающего, прибора, халькогенидов

...для получения промежуточного рабоего слоя 25механический контакт алюминиевогоэлектрода и полупроводникового халькогенида меди нагревают до температуры "поджига" реакции л 300 С либоо внешним нагревом, либо сочетанием 30 внешнего нагрева с пропусканием электрического тока. Затеи при наличии кислорода начинается вторая стадия реакции алюмотермии - реакция взаимодействия алюминиевого электрода с35 .халькогенидом меди, При этом выделяет- ся большое количество тепла, которое затрачивается на синтез нового химического соединения - промежуточного рабочего слоя; причем реакция синтеза происходит в очень тонком слое.Предлагаемый способ опробован в лабораторных условиях на примере изготовления переключающих приборов с памятью на основе...

Номер патента: 1679489

Опубликовано: 23.09.1991

Авторы: Зверев, Несмелов, Панюшкин, Петров, Тюрин, Харитонов, Шевченко

МПК: G06F 12/00

Метки: памятью

...перехода содержит не одно слово (байт), то процессор вновь программно обращается к блоку 5; возбуждается выход 1.5 дешифратора 1 и из блока 5 считывается очередное слово, так как состояниесчетчика 6 изменилось задним фронтом импульса на выходе элемента И 18, При считывании последнего слова возбуждается отдельный выход блока 5 и с задержкой, определяемой элементом 24, срабатывает одновибратор 2, в связи с чем через элемент ИЛИ 13 обнуляется триггер 9. Внешний процессор программно переходит к чтению и выполнению алгоритмического эквивалента из блока 4.10 При этом возбуждается выход 1.0 дешифратора 1 (адреса алгоритмических эквивалентов не пересекаются с адресами основной программы, записанной в блоке 3), и алгоритмический эквивалент...

Номер патента: 1683020

Опубликовано: 07.10.1991

Авторы: Коробков, Шитиков

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...режиме с последовательной выборкой по срезусигнала на выходе 12 счета дешифратора 4 адреса и команд управления происходит изменение содержимого счетчика 3 адреса на единицу. После этого устройство готово к следующему циклу обращения процессора.Запись информации в регистр 2 режима, счетчик 3 адреса осуществляется в цикле "вывод" процессора по адресам регистра состояний и регистра адреса соответственно, В адресной части цикла "вывод" работа устройства осуществляется аналогично ад 5 10 15 20 25 30 35 40 45 50 55 ресной части цикла "ввод" при обращении к регистру данных устройства, Далее процессор устанавливаетданные на информационных входах 10 устройства, которые поступают на информационные входы регистра 2 режима и счетчика 3 адреса, э...

Номер патента: 1684828

Опубликовано: 15.10.1991

Авторы: Кулаков, Соломенников

МПК: H01J 17/49

Метки: внутренней, газоразрядный, знакосинтезирующий, индикатор, памятью, постоянного

...расположения протяженныхтонкопленочных резисторов, нанесенных вместе с электродной системой натонкие диэлектрические пластины,благодаря чему появляется новое свойство - повышение электропрочностии плотности расположения ячеек,, На фиг,1 покаэаны одиниз вариантовконструкции индикатора, на фиг. 2вольт-амперная характеристика ячейки,На верхней стеклянной пластине 1расположены прозрачные катодныеэлектроды 2, На расстоянии 1 О мкм откатодных электродов вертикально расположены диэлектрические пластины 3с резисторами 4 и анодными электродами 5, Расстояние выдерживается с помощью прокладки 6, замыкает объемстеклянная пластина 7, Нижние торцыдиэлектрических пластин закругленыдля обеспечения надежного контактаанодных электродов с...

Номер патента: 1702383

Опубликовано: 30.12.1991

Автор: Аборин

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...сигнал разрешения работы соответствующему банку 7. Сигнал разрешения работы сохраняется до окончания цикла Обмена (эаписи и чтения) с банком 7 памяти и снимается после завершения цикла после снятия сигнала 14 синхронизации.Смена подключений к магистрали комбинации банков 7 памяти производится путем изменения кодов на выходах регистров 9 и регистра 2 номера массива, соответствующих включению требуемых банков 7 памяти. Запись кодов в указанные регистры производится программно с помощью от10 15 20 25 30 40 50 55 дельных команд пересылки. Контроль заданных номеров банкам 7 памяти осуществляется при чтении соответствующих регистров 9 через узлы управления 8. Контроль подключенной комбинации банков памяти осуществляется при чтении...

Номер патента: 1714613

Опубликовано: 23.02.1992

Авторы: Вировец, Драгунов, Зуйко, Роза

МПК: G06F 13/16

Метки: внешней, информацией, между, обмена, памятью, эвм

...2730. Информационные и управляющие входы элементов 27.30 образуют группу входов, авыходы - четыре группы выходов дешифратора 6,Внутренняя оперативная память 7(фиг.6) включает счетчик 31, элемент 32 памяти, формирователи 33 и 34 соответственно входных и выходных данных. Входыданных элемента 33 являются информационными входами, входы данных элемента 31 -адресными входами блока 7, тристабильныевыходы элемента 34 - информационнымивыходами блока 7,Буферная память 8 данных (фиг.7 и 8)включает элемент ИЛИ-НЕ 35, элементы НЕ36 и 37, элементы И-НЕ 38 и 39, элемент НЕ40, триггер 41, регистры 42 и 43, элемент 44 памяти, схему 45 контроля четности, регистры 46 и 47, триггеры 48 и 49, регистр 50,элемент НЕ 51, элемент И-НЕ 52, элементыНЕ 53.58,...