Устройство для управления памятью

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 504.С 06 Р 9/О ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ЬСТ АВТОРСКОМУ известного устройства для управленияпамятью по авт.св. Ф 809182. Цельизобретения - повышение надежностиустройства. Устройство содержит блок коф памяти, блок адреса, блок записи исчитывания, блок ввода данных, распределитель управляющих сигналов, о СССР счетчик адреса, блок записи адреса, 1979.регистр адреса программы, регистрадреса, блок считывания адреса, региИЯ ПАМЯТЫ стры данных, сумматоры, блоки сразнек вычисли ния и накопитель. В устройстве обесуправля печивается регистрация в накопителеь степени заполнения блока памяти, чтообеспечивает полное использование Бюл. У 48Ю.И.МосиеА,Дубровска88,8)свидетельст06 Р 9/06,Н(54) УСТРОЙСТ (57) Изобрете тельной техни щим устройств использовано данных и явля 0 ДЛЯ УПРАВЛЕ ие относится е, а именно м памяти, мо системах об тся усоверше ет быт аботки ствова го ресурса,(61) 809182Изобретение относится к вычислительной технике, а именно к управляющимустройствам памяти, и может быть ис"пользовано в системах обработки данных,5Цель изобретения - повышение надежности устройства.На фиг.1 показана струтурная схемаустройства для управления памятью;на фиг.2 - структурная схема накопи 10теля.Устройство содержит (фиг.1) блок1 памяти, блок 2 адреса, блок 3 записи и считывания, блск 4 ввода данных,распределитель 5 управляющих сигналов, счетчик 6 адреса, блок 7 записи,адреса, "регистр 8 адреса программы,.регистр 9 адреса и блок 10 считыванияадреса.20На фиг.1 обозначены вход 11 прерывания программы, вход 12 продолженияпрограммы, информационные вход 13 ивход 14Устройство также содержит блокграничных регистров 15, сумматоры16, блоки 17 сравнения, накопитель18, используемый в качестве блока регистрации данных, выход которого является выходом 19 устройства нафиг.1 регистры 15, сумматоры 16, блоки 17 сравнения показаны объединенными в блоки).Накопитель 18 содержит триггер 20,первую группу элементов И 21, вторуюгруппу элементов И 22, группу ревер 35сивных счетчиков 23 и группу элементов ИЛИ 24,Устройство для управления памятью работает следующим образом. 40Рабочий объем памяти блока 1 памяти условно разделен на фиксированное число областей (зон), число которых определяется общим количеством объектов управления и объектов описания 45 обстановки, информация по которым должна храниться в памяти. Зона памяти считывается занятой, даже если объем информационного массива, содержащийся в ней, меньше, чем объем зоны.59Устройство может работать как в режиме считывания информации из зон, когда информационные массивы считываются из блока 1 памяти и передаются на выход 14 устройства, так и в режи ме записи, когда информационные массивы, поступающие с входа 13 ус.тройства или блока 4 ввода данных, записываются в зоны блока 1 памяти. Управляющие сигналы на входах 11 и 12 устройства формируются в устройстве управления и обмена, которое с одной стороны подключено к каналам управления и прерывания ЭВМ, а с другой - к устройствам управления внешними абонентами (не показаны). Сигнал на входах предлагаемого устройства является результатом определенных ситуаций в процессе функционирования ЭВК, анализируемых управляющей программой, обеспечивающей организацию работы всего вычислительного комплекса, в котором используется предлагаемое устройство,Сигнал по входу 11 устройства поступает в распределитель 5 управляющих сигналов, на одном из выходов которого появляется импульс, поступающий в блок 7 записи адреса. При этом разрешается перезапись содержимого счетчика 6 адреса в регистр 8 адреса программы. Сигнал с другого выхода распределителя 5 поступает в блок 10 считывания адреса и разрешает перезапись содержимого регистра 9 адреса в счетчик б адреса.Затем сигналы с выхода распределителя 5 поступают в блок 2 адреса и сумматоры 16, осуществляя подачу кода адреса на адресные входы блока 1 памяти и выдачу кода, получившегося в результате суммирования в сумматорах 16, на входы блоков 17 сравнения. В исходном состоянии в каждом из регистров 15 хранится дополнительный код, соответствующий начальному адресу каждой из зон и конечному адресу последней зоны блока 1 памяти. Количество регистров 15 на один больше, чем конечных зон (цепи, обеспечивающие предварительную запись кода, на фиг.1 не показаны).В процессе записи информационных массивов в сумматорах 16 осуществляется сравнение адресов, поступающих со счетчика 6 адреса с дополнительными кодами, хранящимися в регистрах 15. Количество сумматоров 16 равно количеству регистров 15.Сигналы с выходов сумматоров 16 поступают на блоки 17 сравнения, где происходит сложение по модулю два сигналов с выходов соседних сумматоров 16, т.е. сигналы с выходов первого и второго сумматоров 16 поступают на входы первого блока 17, сигсигналы с выходов второго и третьегосумматоров 16 - на второй блок 17 ит.д. Таким образом, если на входе какого-либо из блоков 17 указанные сигналы соседних сумматоров 16 не совпадают на выходе соответствующего блока 17 сравнения появляется сигнал,определяющий, в какую иэ зон блока 1памяти происходит запись информации.Этот сигнал поступает в накопитель18, где через соответствующий элемент ЮИ 21, открытый высоким уровнем с единичного выхода триггера 20, поступает на суммирующий вход соответствующего реверсивного счетчика 23, записывая в него единицу. Выходы каждого 15реверсивного счетчика 23 объединенычерез группу элементов ИЛИ 24, наличие или отсутствие сигнала на выходекоторых определяет, занята или свободна соответствующая зона блока 1 20памяти,Триггер 20 устанавливается в единичное состояние сигналом с соответ, ствующего выхода распределителя 5управляющих сигналов,Количество блоков 17 сравнения иреверсивных счетчиков 23 равно количеству зон блока 1 памяти.По окончании записи информации вблок 1 памяти по входу 12 устройствапоступает сигнал в распределитель 5управляющих сигналов. Блок 3 записии считывания устанавливается в режимсчитывания.Формирование управляющих сигналов 35в распределителе 5 управляющих сигналов в режиме считывания информациианалогично режиму записи. На выходераспределителя 5 появляется сигнал,который подается в блок 7 записи адреса и разрешает запись содержимогосчетчика 6 адреса в регистр 9 адреса,На другом выходе распределителя 5 появляется сигнал, который подается вблок 10 считывания адреса и разрешает 5запись содержимого регистра 8 адресапрограммы в счетчик 6 адреса. В результате обеспечивается запоминание врегистре 9 адреса кода адреса, на ко-тором закончена запись информационных 5 Омассивов в блок 1 памяти, и установкав счетчик 6 адреса кода адреса, содержащегося в регистре 8 адреса.программы, на котором ранее было осуществлено прерывание программы.Код адреса со счетчика 6 адреса, поступающий на адресные входы блока 1 памяти, поступает и на входы сумматоров 16, где осуществляется его сложение с дополнительными кодами начальных адресов эон, хранящимися в ререгистрах 15. В случае несравнения сигналов с выходов сумматоров 16 на выходе соответствующего блока 17 сравнения появляется сигнал, который поступает в накопитель 18 на соответствующий элемент И 22, открытый высоким уровнем с нулевого выхода триггера 20. Последний устанавливается в нулевое состояние с соответствующего выхода распределителя 5. Сигнал с выхода элемента И 22 поступает на вычитающий вход соответствующего реверсивного счетчика 23, уменьшая его содержимое на единицу. Выходы счетчика 23 объединены через элемент ИЛИ 24, наличие на выходе которого определяет, занята или свободна зона.При поступлении очередного сигнала на вход 11 устройство переходит из режима считывания в режим записи начиная с адреса, хранящегося в регистре 9 адреса, и работа устройства повторяется.Формула изобретенияУстройство для управления памятью по авт.св. У 809182, о т л и ч а ю - щ е е с я тем, что, с целью повышения надежности устройства, в него введены блок граничных регистров, блоки сравнения, накопитель и сумматоры, информационные входы которых подключены соответственно к выходам счетчика адреса и блоку граничных регистров, управляющие входы - к одному из выходов распределителя управляющих сигналов, выходы сумматоров соединены с входами блоков сравнения, выходы которых подключены к одним из входов накопителя, другой вход которого соединен с другим выходом распределителя управляющих сигналов, а выход является одним из выходовустройства.128062 б и дт ЖвкаХ В.Рудаковйник, Коррект оставител ехред д.ол Редактор А.Лежни. Бутяг каз 7067/5 и Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная ВНИИПИ Государст с по делам изо 113035, Москва, ЖнногоетенийРауш 71 Подписнкомитета СССРи открытийская наб., д. 4/5