Устройство сопряжения процессора с памятью

,3, ",й 1 ОПИСАНИЕ ИЗОБРЕТЕНИЯ ЪИЛМ ; ВИДЕТЕЛЬСТВУ ВТОРСНО 3989553/24-24 16. 12.85 15. 11, 87, Бюл, Московский зне етический ин т СССР981.СР1985,ОЦЕССОРА(5 17 СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(57) Изобретение относится к вычислительной технике и может быть использовано для управления обменом информацией между процессором и памятью ввычислительных системахЦель изобретения состоит в упрощении устройства.Устройство содержит приемник-передатчик 1, коммутатор 2, элементы И 3первой группы, элементы ИЛИ 4 группы,счетчики 5 группы, блоки памяти 6группы, счетчик 7, блок хранения карты годности 8, элементы И 9 второйгруппы, элемент И 10. 1 ил.1 135Изобретение относится к вычислительной технике, а именно к устройствам для управления обменом информацией, и можЕт быть использовано приобмене информацией между различнымиблоками вычислительных систем.На чертеже представлена схема устройства сопряжения процессора с памятью,Устройство содержит двунаправленный коммутатор 1, коммутатор 2, элементы И 3 первой группы, элементы ИЛИ4 группы, счетчики 5 группы, блоки 6памяти группы, счетчик 7, блок 8 памяти карты годности, элементы И 9второй группы, элемент И 10, управляющие входы; установки нуля 11, тактовый 12, первый 13, второй 14, входы-выходы 15 устройства, информационные входы 16 устройства, информационные выходы 17 устройства.Устройство работает следующим образом.Предположим, что предлагаемое устройство управляет процессом обменаинформацией . между оперативной памятью ЦВМ и запоминающим устройствомна цилиндрических магнитных доменах(ЦМД ЗУ), ЦМД ЗУ включает в себя шпараллельно работающих микросборок.Каждая микросборка имеет 256 основныхрегистров хранения и 22 резервных,предназначенных для замены дефектныхосновных регистров. В соответствиис этой организацией устройство управления данными содержит щ блоков 6 памяти, емкость которых равна К х 1,где К = 256, в счетчиков 5, разрядностью 8, ш элементов И 3 и 9 и ИЛИ 4.Блок 8 хранения карты годности содержит информацию о наличии и местоположении дефектных регистров храненияЦМД-микросборок. Его емкость равнаМ х ш, где И - общее количество регистров хранения в микросборке. Вкаждом такте работы устройства изблока 8 считывается ш-разрядное слово, логическая 1 или логический О вкаждом разряде которого означают бездефектен или нет регистра хранения(по номеру соответствующий номерутакта) в каждой из ш микросборок.Каждая операция записи и чтенияинформации в (из) ЦМД ЗУ включает дваэтапа прием информации от ЦВМ (отЦМД ЗУ) в блоки 6 памяти, чтение информации из блоков 6 памяти в 1 КЦ ЗУ(в ЦВМ) . Перед каждым этапом произво 2496 2 дится обнуление счетчиков 5 группыи счетчика 7 по входу 11 устройства.Синхроимпульсы поступают в течениевсего периода работы устройства повходу 12 устройства. По входу 13 поступает управляющий сигнал записьлогический О, считывание - логическая1, определяющий режимы работы блоковб памяти. По входу 14 единичный сигнал поступает при приеме и передачеданных от (в) ЦВМ. 1)10 дефектный регистр хранения 2-й ЦМДмикросборки (закрыв элемент И 9).Кроме того, он запретит прохождениесинхроимпульса через элемент И 3, а,следовательно, в следующем такте ин 50 формация для второго регистра хранения 2-й микросборки снова будет выбираться иэ нулевой ячейки блока 6памяти. Таким образом, в дефектныйрегистр запишется "неинформационный При записи информации в ЦМД ЗУ 15 данные от процессора по входам 15 через двунаправленный коммутатор 1 икоммутатор 2 поступают на информационный вход каждого блока 6 памятигруппы. Перебор адресов блоков 6 памяти осуществляется счетчиками 5, навход которых поступают синхроимпульсыпо второму входу соответствующегоэлемента ИЛИ 4 группы. Их поступлениеразрешено сигналом, поступающим по 25 входу 14. На втором этапе операциизаписи исходный информационный потокпреобразуется в соответствии с картиной дефектов регистров хранения ЦМДмикросборки. Предположим, что первыйрегистр хранения в 1-й ЦМД-микросборке бездефектен, а во 2-й - дефектен.Тогда на первом такте из блока 8 памяти карты годности будет считанослово, содержащее 1 и О соответственно в первом и втором разряде. Логическая 1 первого разряда, во-первыхразрешит передачу информационного бита в ЦМД-микросборку, а во-вторыхразрешит прохождение очередного синхроимпульса через элемент И 3 и далее 40через элемент ИЛИ 4 изменит содержимое счетчика 5, а, следовательно, вследующем такте информация из блока6 памяти будет выбираться из следующей ячейки и записываться во второй 45регистр хранения (если он бездефектен), Логический О второго разрядаслова, считанного из блока 8, запретит запись информационного бита в24964 20 25 30 35 40 45 50 Тираж 671 Подписное ВНИИПИ Заказ 5567/49 Произв.-полигр, пр-тие, г. Ужгород, ул. Проектная, 4 з 135 ноль", а исходная информация будет сохранена.При чтении сначала информация из ЦМД ЗУ через коммутатор 2 поступает на соответствующие информационные входы блоков 6. При этом на входе 13 - логический О, на входе 14 - логический О, Первые биты от всех ЦИД- микросборок записываются в нулевые ячейки блоков 6 независимо от годности первых регистров хранения. По окончании синхроимпульса на выходах блока 8 имеем картину дефектов первых регистров хранения. Предположим, что в 1-й микросборке первый регистр беэдефектен, а во 2-й микросборке - дефектен. Тогда логическая 1 первого разряда слова, считанного из блока 8, разрешит прохождение очередного синхроимпульса, в результате чего содержимое соответствующего счетчика 5 изменится на единицу, а, следовательно, следующий очередной бит информационного потока будет адресован в первую ячейку блока 6 памяти.Логический О второго разряда слова, принятого от блока 8, обеспечит сохранение содержимого соответствующего счетчика 6, в результате чего, очередной бит, принятый от 2-й микросборки снова запишется в нулевую ячейку, в которую на предыдущем такте был записан "неинформационный ноль 1 иэ дефектного регистра, Таким образом, по окончании приема информации от Ц 1 Я ЗУ в блоках 6 памяти будет записан исходный информационный поток, По входу 13 устанавливается логическая 1, по входу 14 - ло-гическая 1, и данные из блоков 6 памяти передаются через блок 1 в процессор. Формула изобретенияУстройство сопряжения процессора с памятью, содержащее двунаправленный коммутатор, счетчик адреса карты годности, коммутатор, две группы элементов И, группу счетчиков, блок памяти карты годности, группу блоков памяти, группу элементов ИЛИ, информационный вход-выход двунаправленного коммутатора является информационным входом-выходом устройства, подключаемым к процессору, первый информационный вход коммутатора является информационным входом устройства, подключаемым к памяти, второй информационный вход коммутатора соединен с выходом двунаправленного коммутатора, входы сброса счетчиков группы и счетчика адреса карты годности соединены с входом сброса устройства, счетный вход счетчика адреса карты годности, тактовые входы блоков памяти группы и первые входы элементов И первой группы соединены с тактовым входом устройства, выход счетчика адреса карты годности соединен с адреснымвходом блока памяти карты годности,каждый выход которого соединен с вторыми входами соответствующих элементов И первой и второй групп, выходыэлементов И второй группы образуютинформационный выход устройства, подключаемый к памяти, выход каждогоэлемента И первой группы соединен спервым входом соответствующего элемента ИЛИ группы, выход каждого блока памяти группы соединен с соответствующим разрядом информационноговхода двунаправленного коммутатора,управляющий вход которого соединен свходом режима записи-считывания устройства, о т л и ч а ю щ е е с ятем, что, с целью упрощения устрой- .ства, оно содержит элемент И, первыйвход которого соединен с управляющимвходом коммутатора и является входомрежима процессор - память устройства,второй вход элемента И соединен стактовым входом устройства, выходэлемента И соединен с вторыми входамиэлементов ИЛИ группы, выход каждбго из которых соединен со счетным входомсоответствующего счетчика группы, выходы которых соединены с адреснымивходами соответствующих блоков памятигруппы, информационный вход каждогоиз которых соединен с соответствующим разрядом выхода коммутатора, управляющий вход которого соединен свходом режима записи-считывания устройства, выход каждого блока памятигруппы соединен с первым входом соответствующего элемента И второйгруппы.