Устройство для управления обменом с внешней памятью

(54) УСТРОЙСТВ НОМ С ВНЕШНЕЙ (57) Изобретени цифровой вычислчастности к ус ния обменом с может быть исп ции интерфейса вычислительных ретения являет ДЛЯ УПРАВЛЕНИЯ 0АИЯТЬЮ е относится к областиительной техники, в роиствам для управлевнешней памятью, ильзовано для реализас внешней памятью вкомплексах. Целью изобя сокращение среднего ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ А ВТОРСНОМУ СВИДЕТЕЛЬСТВ(56) Авторское свидетельство СССРУ 811722, кл. С 06 Р 3/04, 1981.Авторское свидетельство СССР позаявке У 3851544/24,кл. С 06 Р 13/00, 1985. времени обмена с внешней памятью.Устройство содержит первый, второйкоммутаторы, блок элементов ИЛИ, блоктриггеров, группу элементов И, блокэлементов задержки, первый, второйблоки регистров, первый, второй реги-,стры, первый, второй блоки элементовИ, первый, второй блоки сумматоров,блок элементов НЕ, первую, вторуюгруппы блоков элементов И, группублоков элементов ИЛИ, группу блоковэлементов И (И-НЕ), элемент задержки,триггер, блок для выделения экстремального числа, группу элементовИ(И-НЕ), первый, второй элементы И,элемент ИЛИ. Устройство сокращаетсреднее время обслуживания заявок наобмен с внешней памятью вычислитцльного комплекса за счет аппаратнойреализации выбора наиболее подходящей по адресации в данный момент заявки. 2 ил.1 13434Изобретение относится к вычисли" .тельной технике, в частности к устройствам управления обменом с внешнейпамятью, и может быть использовано5для реализации интерфейса с. внешнейпамятью в вычислительных комплексах.Целью изобретения является сокращение среднего времени обмена с внешней памятью, 10На фиг.1 представлена блок-схемаустройства; на фиг.2 - блок-схемаблока для выделения экстремальногочисла.Устройство содержит первый коммутатор 1, который содержит первую ивторую группы блоков элементов И 2 и3, блок 4 элементов ИЛИ, блок 5 триггеров, группу 6 элементов И, блокэлементов задержки, первый 8 и 20второй 9 блоки регистров, первый 10и второй 11 регистры, первый блок 12элементов И, первый 13 и второй 14блоки сумматоров, блок 15 элементовНЕ, первую и вторую. группы блоков 25элементов И 16 и 17, группу блоков18 элементов ИЛИ, второй блок 19 элементов И, группу блоков 20 элементовИ(И-НЕ), элемент 21 задержки, триггер22, блок 23 для выделения экстремального тела, группу 24 элементовИ(И-НЕ), первый 25 и второй 26 элементы И, элемент .ИЛИ 27, второй коммутатор 28, который содержит первую ивторую группы блоков элементов И 29и 30 и первый 31 и второй 32 блокиэлементов ИЛИ.Блок 23 для выделения экстремального числа (Фиг,2) содержит группу блоков 33 поразрядных узлов анализа, которая содержит первую, вторую, третью,группы блоков элементов И 34-36,первый 37 и второй 38 блоки элементов ИЛИ, блок 39 триггеров, блок 40элементов И-НЕ, третий блок 41 элемен тов ИЛИ, блок 42 регистров и блок 43элементов И,ЭУстройство имеет вход 44 сброса,вход 45 приема заявки, вход 46 задания запроса, группу входов 47 коданомера заявки, группу входов 48 кодаадреса заявки, вход 49 значения максимального адреса внешней памяти,вход 50 текущего адреса внешней памяти, выход 51 номера .блока внешней,памяти, выход 52 адреса внешней памяти, выход 53 готовности, выход 54запроса приема новой заявки, вход 55запуска, вход 56 сброса, группу 57 19 2информационных входов, группу 58 информационных выходов блока для выделения экстремального числа.Устройство работает следующим образом.Перед началом работы по сигналу обнуления, поступающему на вход 44, обнуляются триггеры 5 сигналами с выходов элементов ИЛИ 4, и на регистр 10 с группы входов 49 устройства принимается значение максимального адреса внешней памяти. Нулевое состояние 1-го (1=1, 11, где Б - максимально возможное число принятых заявок) триггера 5 означает, что. 3-я пара регистров 8, 9 свободна.В режиме приема заявок по сигналу приема, поступающему на вход 45 устройства, открывается 1-й элемент И 6 (1 номер первого находящегося в нулевом состоянии триггера 5), Сигнал с его выхода открывает 3-ю пару блоков элементов И 2 и 3 первого коммутатора 1. На 1-й регистр 9 с группы входов 47 устройства принимается код номера, а на 1-й. регистр 8 с группы входов 48 устройства - код адреса заявки на обмен с внешней памятью. После этого 1-й триггер 5 устанавливает ся в единичное состояние сигналом с выхода 1 - го элемента 7 задержки. Б режиме обслуживания заявок по сигналу запроса, поступающему на вход 46 устройства, открываются элементы И 12, 19, 25 и И(И-НЕ) 20 и 24 и устанавливается в единичное состояние триггер 22. На регистр 11 с группы входов 50 устройства через блок 12 элементов И записывается в обрат-. ном коде значение текущего адреса внешней памяти. Текущие адреса изменяются циклически, от нулевого до максимального, как, например, в магнитном барабане. На 1-м сумматоре 13 происходит вычисление разности адреса заявки и текущего адреса внешней памяти, на 1-м сумматоре 14 - сложение данной разности с максимальным адресом внешней памяти, Если текущий адрес больше или равен адресу 1-й заявки, знаковый разряд результата на 1-м сумматоре 13 равен единице и на выход 1-го блока 18 элементов ИЛИ пропускается значение с 1-го сумматора 14 через 1-й блок 17 элементов И, который открыт значением знакового разряда,19 ряды проанализированы, на выходе элемента 43 М формируется единичный уровень. При этом на выходе 581 (1= 1,И) содержится унитарный код номеров регистров, содержащих минимальную модифицированную разность адресов.На прямом выходе 3-го элемента И(И-НЕ) 24 Ц - номер первого единичного сигнала на выходах 58 блока 23 для выделения экстремального числа) появляется. единичный сигнал, который открывает 1-е блоки элементов И 29 и 30 и обнуляет 1-й триггер 5. На выходе 51 устройства появляется код номера, а на выходе 52 устройства - код адреса обращения во внешнюю память наиболее подходящей на текущий момент времени заявки. Эти коды сопровождаются появлением на выходе 53 устройства ответного сигнала. Если все триггеры 5 в единичном состоянии, на выходе 54 устройства с элемента И 26 выдается сигнал запрета приема новой заявки.Таким образом, устройство выбирает из совокупности заявок на обмен с внешним запоминающим устройством одну, наиболее подходящую. Формула изобретения Устройство для управления обменом с внешней памятью, содержащее первый, второй коммутаторы, блок элементов ИЛИ, первый, второй блоки элементов И, первьщ, второй блоки регистров, первый регистр, группу блоков элементов ИЛИ, триггер, первый, второй элементы И, элемент ИЛИ,причем вход значения максимального адреса внешней памяти устройства подключен к входу первого регистра, выходы блоков элементов И первой группы подключены к первым входам блоков элементов ИЛИ группы, вторые входы которых подключены к выходам блоков элементов И второй группы, выходы первого, второго блоков регистров подключены соответственно к первой и второй группам информационных входов первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью сокращения среднего времени обмена с внешней памятью, в него введены группа триггеров, блок элементов задержки, второй регистр, первый и второй блоки сумматоров, блок элементов НЕ, группа элементов з 13434В противном случае на выход 1-го блока 18 элементов ИЛИ проходит зна-. чение с выхода сумматора 13 через 1-й блок 16 элементов И, который от". крывается единичным сигналом с вымода 1-го элемента НЕ 15. Значение модифицированной разности адресов с выхода 1-го блока 18 элементов ИЛИ через 1-й блок 20 элементов И(И-НЕ)10 парафазно.подается на группу входов 57, сигнал с выхода 1-го триггера 5 через. 1-й элемент 19 поступает на 3-й вход 56, а сигнал с выхода триггера 22 - на вход 55 блока 23 для вы деления экстремального числа.Блок 23 для выделения экстремального числа работает следующим образом.В. блоки 42 регистров записываются обратные коды модифицированных разностей адресов с группы входов 57. Совокупность сравниваемых значений модифицированных разностей адресов задается путем установки соответствующих триггеров 39 в единичное состоя-. ние. При подаче на вход 55 сигнала управления единичного уровня производится поразрядный анализ сравниваемых чисел. Если в первом разрядеимеются и "0", и " 1", то через элементы И 35 и 34 узлов анализа 33 д 1 на элементы ИЛИ 37 и 41 поступают единичные сигналы. На выходе элемента 40 И-НЕ (= 1,М, где М - разрядность кода адреса заявки) сформирован ,нулевой сигнал, которым закрывается элемент И 43, Через элементы И 36 узлов анализа и ИЛИ 38, относящихся к тем регистрам, в первом разряде ко, торых записан "0", единичный сигнал поступает на входы установки в нулевое состояние соответствующих триггеров 39, Элементы И 34 и 35 соответствующих узлов анализа закрываются, и единичный сигнал будет только на выходе элемента ИЛИ 411, На выходе эле-. мента И-НЕ 40 формируется единичный сигнал, по которому открывается элемент И 43. Далее производится анализ следующего разряда оставшихся сравниваемых чисел. Если в первом разряде содержатся только нулевые коды или только единичные, то на выходе элемента И-НЕ 40 будет единичный сигнал, который открывает элементы И 43. Следовательно, в этом случае сразу произ" водится анализ второго и последующего разрядов. После того, как все раз 134349И, группа блоков элементов И, элемент задержки блок выделения экстремального числа, группа элементов И, причем вход сброса .устройства подключен к первому входу первого блока элементов ИЛИ, второй вход которого подключен к прямым выходам элементов И группы и к управляющему входу первого коммутатора, выход первого блока 1 п элементов ИЛИ соединен с нулевымивходами триггеров группы, нулевые выходы которых подключены к первым входам элементов И группы единичные входы триггеров группы подключены 15 к выходу блока элементов задержки, вход которого подключен к выходам элементов И группы и управляющему входу второго коммутатора, первый, второй информационные входы которого 20 соединены соответственно с группой входов номера заявки на обмен с внешней памятью устройства и с группой входов кода адреса заявки на обмен с внешней памятью устройства, вход 25 приема заявки устройства подключен к вторым входам элементов И группы, первый, второй выходы второго коммутатора подключены соответственно к входам первого и второго блоков регист- ЗО ров, вход запуска устройства подключен к входу элемента задержки, единичному входу триггера, первому входу первого блока элементов И, первому входу второго блока элементов И, пер вому входу первого элемента И, первым входам блоков элементов И группы, первым входам элементов И. группы, выход элемента задержки подключен к нулевому входу триггера, единичные ао выходы триггеров группы подключены к второму входу второго блока элементов И, единичный выход 1-го )=1,Б) триггера группы соединен с 3+2 входами 7=х 1= )+1 И) элементов И груп я пы, с 3-ми входами второго элемента И и элемента ИЛИ, выход первого блока регистров соединен с первым входом первого блока сумматоров, второй вход которого соединен с выходом вто- бО рого регистра, вход которого подключен к выходу первого бло- Г.ка элементов И, второй вход которого подключен к входу текущего адресавнешней памяти устройства, выходпервого регистра подключен к первомувходу второго блока сумматоров, первые и вторые входы знакового разрядапервого и второго блоков сумматоровсоединены соответственно с шинами нулевого и единичного потенциалов устройства, выход информационных разрядов первого блока сумматоров подключен к второму входу второго блокасумматоров и к первым входам блоковэлементов И первой группы, выход знакового разряда первого блока сумматоров подключен к первым входам блоковэлементов И второй группы и к входублока элементов НГ, выход которогоподключен к .вторым входам блоков элементов И первой группы, выход второго блока сумматоров подключен к вторым входам блоков элементов И второйгруппы, выходы которых подключены кпервым входам блоков элементов ИЛИгруппы к вторым входам которых подключены выходы блоков элементов Ипервой группы, выходы блоков элементов ИЛИ группы подключены к вторымвходам блоков элементов И группы,выход второго блока элементов И подключен к входу сброса блока выделенияэкстремального числа, прямые и инверсные выходы блоков элементов И группыподключены к группе информационныхвходов блока выделения экстремального числа, выход триггера соединен свходом запуска блока для выделенияэкстремального числа, группа информационных выходов которого подключенак вторым входам элементов И группы,инверсный выход 1-го элемента И группы соединен с Я+2)-ми входами 1=х(1 =. )+1,И) элементов И группы, выход элемента ИЛИ подключен к второмувходу первого элемента И выход которого соединен с выходом готовностиустройства, выход второго элемента Иподключен к выходу запроса приема новой заявки устройства, первый и второй информационные выходы первогокоммутатора подключены соответственнок выходам номера блока внешней памяти иадреса внешнейпамяти устройства,1343419 Составитель С.БурухинТехред М,Дидык . Корректор С.Черн Редактор И.Николайч Заказ 482 Н ая наб., д. ауш оизводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,ИИПИ Го по дела 13035, М Тираж 6 арственно зобретении ва, Ж,Подписноеомитета СССРоткрытий