Устройство сопряжения процессора с памятью

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХ СПУБЛИК 19) 6 Г ИСАНИЕ ИЗОБРЕТЕНИ(57) Изобретентельной техникзовано при посмирования адреных ЦВМ. Цельние области пр ОПР ПРОЦЕССОРА ие относится к выч лиь- р е и мо)кет троении у сов памят изобретен именения ть и тройс в двухадресрасширеа счет повьг об Я шен ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ 4017487/24-2405,02,8607.07.87. Бюл, У 25В,П.Супрун, А,В,Сычев,ий и В.Е,Левков681.325 (088,8)Авторское свидетельств106, кл. С 06 Р 9/00,торское свидетельство072, кл. С 06 Р 9/36,торское свидетельство7939, кл. С 06 Р 9/36,тивнои памяти при хранении данных различных форматов, Устройство содер)кит первый и второй счетчики 1 и 2, регистры 3 базового и 4 конечного адресов, первый 5 и второй 6 буферные регистры данных, буферный регистр 7 команд, третий и четвертый счетчики, схему 10 сравнения, первый 11, второй 12 и третий 13 коммутаторы, первый н второй мультиплексоры, первый и второй блоки признака обращения к сверхоперативной памяти, первый и второй элементы И-НЕ и первый элемент НЕ, Новыми элементами в устройстве являются второй счетчик 2, второй буферный регистр 6 данных, буферный ре- с гистр 7 команд, третий и четвертый ф счетчики, первый и второй мультиплексоры, первый и второй блоки признакаращения к сверхоперативной памяти С и первый элемент НЕ. 3 ил., 3 табл.Изобретение относится к вычислительной технике и может быт использовано при построении устройств формирования адресов команд и данных вдвухадресных универсальных и специализированных цифровых вычислительныхмашинах.Целью изобретения является расширение области применения за счет повышения гибкости адресации сверхоперативной памяти при хранении данныхразличного формата,На фиг.1 и 2 представлена структурная схема устройства; на фиг,Зструктурная схема выполнения блокапризнака обращения к сверхоперативной памяти,510 5 Устройство для формирования адресов памяти двухадресной ЦВИ (фиг,20 и 2) содержит первый и второй счетчики 1 и 2, регистры базового 3 и конечного 4 адресов, первый 5 и второй 6 буферные регистры данных, буферный регистр 7 команд, третий 8 и четвертый 9 счетчики, схему 10 сравнения,первый 11, второй 12 и третий 13 коммутаторы, первый 14 и второй 15 мультиплексоры, первый 16 и второй 17блоки признака обращения к сверхоперативной памяти, первый 18 и второй19 элементы И-НЕ, первый элемент НЕ 20, Кроме того, на фиг, 1 а и 1 б обоэначены: группа 21 адресных выходов устройства, группы 22 и 23 выходов соответственно первого и второго адресов сверхоперативной памяти, группы 24 и 25 выходов соответственно 35 информации и команд устройства, выход 26 признака сравнения с конечным адресом устройства, первый 27 и второй 40 28 выходы устройства признака обращения к сверхоперативной памяти, группы 29 - 31 входов соответственно исства, шина 34 нулевого потенциала,первый 35 и второй 36 выходы первого блока 16 признака обращения к сверхоперативной памяти, первый 37 и второй 38 выходы второго блока 17 признака обращения к сверхоперативной памяти,Первый блок 16 признака обращения 55 к сверхоперативной памяти (фиг,З) содержит третий 39 и четвертый 40 элементы И-НЕ, выходы которых образуют полнительных адресов, данных и фиксированных адресов устройства, группа32 входов управления устройства, групгруппа 33 входа кода операции устройсоответственно первый 35 и второй 36выходы блока 16, и второй элемент НЕ41, Структура второго блока признакаобращения к сверхоперативной памятианалогична первому.Перед описанием работы устройствав целом опишем назначение и работуотдельных его узлов н блоков,Счетчик 1 предназначен для адресации последовательности командныхслов и формирования адреса очереднойкоманды путем увеличения на единицусодержимого счетчика 1 при естественном следовании команд, либо путемизменения состояния счетчика 1 адреса команд при выполнении команд передачи управления и при смене словасостояния программы (ССП) в прерываниях программ. Занесение новой информации в счетчик 1 происходит при подаче синхросигнала на синхровход Ссчетчика 1, причем информация в счетчик 1 заносится с выходов первого буферного регистра 5 данных, Увеличениесодержимого счетчикана единицупроисходит при подаче сигнала на еговход "+1" суммирования, а при подачесигнала на вход -1 вычитания счетчика 1 его содержимое уменьшается наединицу. Поскольку выборка очереднойкоманды производится в процессе выполнения текущей команды, то состояние счетчика 1 после выполнения текущей команды на единицу превышает номер (адрес) очередной команды. Поэтому перед запоминанием старого ССП содержимое счетчика 1 должно уменьшаться на единицу. Изменение содержимогосчетчикапроисходит по переднемуфронту сигналов, подаваемых на еговходы "С", "+1" или "-1",Счетчик 2 предназначен для формирования адресов данных, причем приобработке массивов данных или словувеличенного формата формирование очередных адресов данных или частей словувеличенного формата производится увеличением или уменьшением на единицу содержимого счетчика 2. Работа счетчика2 производится аналогично описаннойработе счетчика 1,Регистр 3 базового адреса предназначен для разделения всего объемапамяти на отдельные базовые области,объем которых определяется разрядностью группы выходов третьего коммутатора 13 или счетчиков 1 и 2. Такимобразом, суммарная разрядность группы322296 2 адресных выходов устройства равна сумме разрядностей выхода третьего коммутатора 13 и регистра 3 базового адреса. Поэтому адресация каждой указанной базовой области памяти осуществляется так, что после максимального адреса ячейки этой области (например, при продвижении адресов области) в счетчиках 1 и 2 указывается начальный адрес ячейки этой же области, а О не начальный адрес следующей по порядку базовой области. Доступность записи в регистр 3 базового адреса только операционной системе обеспечивает не только распределение неза висимых областей памяти различным подзадачам, но обеспечивает также защиту памяти одних подзадач от вмешательства со стороны других, Запись информации в регистр 3 базового адреса осуществляется с выходов первого коммутатора 11 по заднему фронту синхросигнала на синхровходе 1 С" регистра 3.Регсйтр 4 конечного адреса предказначен для задания конечного адреса подпрограммы, по достижении которой устройство должно вырабатывать управляющий сигнал, например, в систему прерывания процессора. Разрядность 30 регистра 4 конечного адреса равна суммарной разрядности регистра 3 базового адреса и группы выходов третьего коммутатора 13.Запись информации в регистр 4 ба зового адреса, подаваемой на его группу информационных входов Э с группы информационных выходов первого коммутатора 11, осуществляется по заднему фронту синхросигнала, пода ваемого на синхровход С регистра 4,Буферные регистры 5 и 6 данных выполнены в виде регистров-защелок, используемых для временого хранения информации, Для их построения могут быть использованы, например, микросхемы типа 583 ВАЗ. Передача информации с входов на выходы этих регистров производится при подаче сигнала на их синхровходы, а запоминание (защелка) информации осуществляется в момент снятия сигнала на синхровходах буферных регистров 5 и 6 данных, Назначение этих регистров следует из дальнейшего описания работы устройства.Применение двух буферных регистров 5 и 6 данных обусловлено двумя причинами. Во-первых, обеспечивается прием информации, поступающей на информационные входы второго коммутатора 2от различных источников в различноевремя и, во-вторых, для увеличенияпроизводительности обеспечивается совмещение во времени хранения информации, например, в регистре 6 для выдачи на выходы первого коммутатора 11, а в регистре 5 - для выдачи на информационные входы счетчиков 1 и 2,Буферный регистр 7 команд предназначен для приема командного слова в момент его выборки по содержимому счетчика 1 и поступающего в буферный регистр 7 команд с группы 30 входов данных устройства соответственно через второй коммутатор 12, второй буферный регистр 6 данных и первый коммутатор 11, Запись информации в буферный регистр 7 команд производитсяпо заднему фронту синхросигнала, подаваемого на синхровход С регистра 7только в моменты выборки командногослова, Содержимое буферного регистра7 команд делится на три поля: поле кодов операций, выдаваемое на группу 25 выходов команд устройства, и поля К, и К для адресации сверхоперативной памяти - РОН, подаваемые на группы информационных входов 0 счетчиков8 и 9 и второго адреса сверхоперативной памяти,Схема 1 О сравнения предназначенадля сравнения кодов адреса памяти,сформированного на группе 21 адресных выходов устройства, и конечногоадреса программы или адреса необходимой ячейки памяти, хранящей данные,заданного в регистре 4 конечного адреса, и для выработки сигнала, пода- .ваемого на выход 26 признака сравнения с конечным адресом устройства присовпадении этих адресов. Первый коммутатор 11 предназначен для выдачи информации на группу 24 выходов данных устройства и группы информационных входов Э регистров базового 3 и конечного 4 адреса и буферного регистра 7 команд с выходов буферных регистров 5 или 6 данных под управлением сигнала на управляющем входе коммутатора 11.Второй коммутатор 12 в зависимости от кода управления, подаваемого на его группу управляющих входов, осуществляет передачу информации на группы информационных входов первого1322296 Таблица 1 Вых Вых Выход 2 Выход 2 5 и второго 6 буферных регистров данных со следующих источников: с группинформационных выходов счетчика 1 ирегистров 3 базового и 4 конечногоадресов и с групп входов исполнительных адресов 29, данных 30 и фиксированных 3 1 адресов устройства,Третий коммутатор 13 предназначендля выдачи информации с выходов счетчика 1 или счетчика 2 на группу 21 10адресных выходов устройства и вторуюгруппу входов блока 1 О сравнения подуправлением сигнала на управляющемвходе третьего коммутатора 13.Первый и второй мультиплексоры 14 15и 15 предназначены для:передачи кодов адресов сверхоперативной памяти с выходов счетчиков8 и 9 на группы выходов соответственно первого 22 и второго 23 адресов 20сверхоперативной памяти (передача кодов адресов через первые информационные входы мультиплексоров 14 и 15);- осуществления рокировки указанных адресов, т,е. передачи кодов адресов со счетчика 8 (9) на группу выходов 23 второго (22 первого) адресасверхоперативной памяти, т.е. передача кодов через вторые группы информационных входов мультиплексоров 14 З 015- выдачи фиксированного адреса нулевой ячейки сверхоперативной памяти,путем передачи нулевого кода с шины34 нулевого потенциала через третьи З 5группы информационных входов мультиплексоров 14 и 15 на группы выходов 22 первого и 23 второго адреса сверхоперативной памяти (использование ячейки сверхоперативной памяти с фиксированным нулевым адресом позволяет увеличить число адресуемых ячеек в одной команде беэ расширения формата командного слова, например, полем Р 3, что привело бы к значительному увеличению объемов памяти программ и недоиспользованию ее объемов при размещении команд, в которых поле Р 3 не используется);преобразования кодов адресов, хранимых в счетчиках 8 и 9 в физические адреса оперативной памяти для уплотнения расположения в них различных кодов по закону, который поясняется табл.1, т,е, передача кодов через четвертые группы информационных входов мультиплексоров 14 и 15 таким образом, что через их первый и второй разряды передаются константы " 11", а через третий и четвертый разряды - соответственно содержимое второго и третьего разрядов счетчиков 8 и 9. При этом состояние младшего четвертого разряда счетчиков 8 и 9 определяет, какая из половин сверхоперативной памяти должна возбуждаться при обращении, Табл.2 иллюстрирует пример заполнения сверхоперативной памяти при отсутствии средств уплотнения в ней данных, а табл.З - при наличии таких средств (мультиплексоры 14 и 15, блоки 16 и 17 признаков обращения к сверхоперативной памяти и элементы И-НЕ 18 и 19) .11 1322296Устройство допускает расположение данных в сверхоперативной памяти как показано в табл,2 и 3, в зависимости от управляющих кодов, подаваемых на группы управляющих входов мультиплек соров 14 и 15. Это позволяет использовать созданный задел матобеспечения для двухадресных ЦВМ,8Продолжение тдпл.3 0011 0100 Таблица 21 О 0101 верхопе рвая половина 10 10 011 100 01 001 -110 011 - 110 0 000 01 0010 1101 0100 - 1110 0110 -1111 01 111011 1111 Элементы 39 и 40 блоков 16 и 17 признаков обращения к сверхоператив" ной памяти предназначены для формирования сигналов разрешения обращения к первой и второй половинам сверхоперативной памяти в режимах преббразования адресов мультиплексорами 14 и 15 (передача кодов адресов через четвертые группы информационных входов мультиплексоров 14 и 15), При этом элемент И-НЕ 39 блока 16 (17) вырабатывает упомянутый сигнал (низкого уровня), если четвертый младщий разряд счетчика 8 (9) имеет единичное значение, а элемент И-НЕ 40 - если нулевое значение (высокий сигнал на выходе инвертора 41), что в табл,1 помечено соответственно выходами 27 и 28. ица 3 вина Вторая полов рва 000 Элементы И-НЕ 18 и 19 предназначены для объединения и согласования по полярности сигналов, вырабатываемых на выходах элементов И-НЕ 39 и 40 00 010 Сверхоперативная память Сверхоперативная память13222 ния к соответствующим половинам сверхоперативной памяти в моменты преобра 10 15 40 55(первых 35 и 37 и вторых ь и 18 выходах блоков 16 и 17) и вьщ,чш этих сигналов на выходы 27 и 28 устрой 1 ства для выработки признаков обращезования мультиплексорами 14 и 15 кодов адресов, хранимых в счетчиках8 и 9, в физические адреса сверхоперативной памяти,Элемент НЕ 20 предназначен для выработки единичного потенциала совам1 иа первом и втором разрядах че твер тых групп информационных входов мультиплексоров 1 4 и 1 5 . Рассмотрим функционирование устройства.В режиме выборки команды устройство работает следующим образом, Содержимое счетчика 1, указывающее адрес очередной команды, через третий коммутатор 13 передается на группу 21 адресных выходов устройства, на которую старшая часть адреса (номер страницы) выдается с выходов регистра3 базового адреса. Командное слово с выходов памяти через группу 30 входов данных устройства и второй коммутатор 12 подается на второй буферный регистр 6 данных и запоминается в нем по сигналу, поступающему на синхровход регистра 6. Далее командное слово через первый коммутатор 11 подается на информационные входы буферного регистра 7 команд и запоминается внем по синхросигналу, поступающемуна синхровход регистра 7. Выборкаочередного командного слова производится в конце выполнения очереднойкоманды, поэтому перед выполнением очередной команды код операции команды с выходов буферного регистра 7команд подается на группу 25 выходов команд устройства, а поля К, и К команды для адресации сверхоперативной памяти по сигналу, поступающему на синхровходы С счетчиков 8 и 9, записываются в эти счетчики. После выборки командного слова содержимоесчетчика 1 увеличивается на единицу.Если команда имеет короткий формат,например КК, то на этом выборка командного слова заканчивается, а если дан - длинный формат, например, КХили К 1, происходит выборка соответственно смещения или непосредственного операнда 1 аналогично выборке команды, после чего содержимое счетчи 20 25 96 10ка 1 также увеличивается ва единицу, Отличие выборки смешения или непосредственного операнда от выборки команды состоит в том, ч го смещение (операнд 1) не записывается в буферный регистр 7 команд, а выдается на группу 24 выходов данных устройства,В режиме выборки данных иэ памяти 1устройство работает следующим образом.исполнительный адрес с группы 29 входов исполнительных адресов устройства через второй коммутатор 12 и первый буферный регистр 5 данных заносится в счетчик 2. Этот адрес через третий коммутатор 13 подается на группу 21 адресных выходов устройства, а информация памяти, соответствующая данному адресу, через группу 30 входов данных устройства и второй коммутатор 12 заносится в первый 5 и второй 6 буферные регистры, Далее, в зависимости от типа исполняемой команды, данная информация может быть записана в счетчик 1 (в командных передачи управления), либо подаваться на выход первого коммутатора 11 для выдачи на группу 24 выходов данных устройства или для записи в регистры базового 3 или конечного 4 адреса,Если обработке подлежат массивы данных, адрес очередного слова которых на единицу больше (меньше) текущего адреса, то после выборки очередного слова данных происходит увеличение (уменьшение) на единицу содержимого счетчика 2 и очередное слово выбирается аналогично описанному. На протяжении всего времени работы устройства блок 10 сравнения сравнивает адрес, выдаваемый устройством на группу 21 адресных выходов, с содержимым регистра 4 конечного адреса и при их равенстве формирует сигнал на управляющем выходе 26 устройства. По этому сигналу может быть остановлена работа устройства, например, при отладке программ, или устройство перейдет к прерывающей подпрограмме,В режим смены ССП при выходе на прерывание программы по окончании исполнения очередной команды устройство работает следующим образом. Фиксированный адрес зоны хранения старых и новых ССП соответствующего класса прерывания подается через группу 31 входов фиксированных адресов устрой ства, второй коммутатор 12, буферный регистр 5 данных и записывается в11 13222счетчик 2, с которого выдается нагруппу 21 адресных выходов устройствачерез третий коммутатор 13, В качестве слов ССП, сменяемых при прерывании, используются, например, содержимые счетчика 1 и регистров 3 базоного и 4 конечного адресов, которыеявляются соответствующими словамистарого ССП, Содержимые этих слов ССПпоследовательно передаются через вто Орой коммутатор 12, буферный регистр5 данньж и первый коммутатор 11 нагруппу 24 информационных выходов устройства, а их адреса формируются всчетчик 2 продвижением его содержимого на единицу каждый раз при передаче старых слов ССП и приеме новых.Новые слова ССП поступают в счетчик1 и регистры базового 3 и конечного 4адреса аналогично описанному режиму 20выборки данных из памяти,Адресация сверхоперативной памятипроизводится параллельно с работойописанных режимов и происходит следующим образом, В зависимости от кодовуправляющих сигналов на группах управляющих входов мультиплексоров 14 и15, как описано выше, происходит выдача на группы 22 и 23 выходов адресов сверхоперативной памяти фиэических адресов сверхоперативной памяти,а в случае преобразования адресов,описанных в табл,1, производится выдача сигналов на выходы 27 или 28признака обращения к сверхоперативной 35памяти, При магазинной обработке данных очередные адреса данных сверхоперативной памяти формируются увеличением или уменьшением на единицу содержимого счетчиков 8 и 9, 40Формула изобретенияУстройство сопряжения процессора с памятью, содержащее первый счетчик, 45 первый буферный регистр данных, регист базового адреса, регистр конечного адреса, с первого по третий коммутаторы, схему сравнения, причем с первого по шестой входы группы входов 50 кода операции устройства подключены соответственно к входу синхронизации, суммирующему, вычитающему входам первого счетчика к входам синхронизации первого буферного регистра данных, 55 регистра базового адреса и регистра конечного адреса, первый и второй входы группы входов управления режи 96 12мом устройства подключены к управляющим входам соответственно первогои третьего коммутаторов, с третьегопо пятый входы группы входов управления режимом устройства подключены куправляющему входу второго коммутатора, вход исполнительного адреса устройства соединен с первым информационным входом второго коммутатора, выход которого соединен с информационным входом первого буферного регистраданных, выход которого соединен спервым информационным входом первогокоммутатора и с информационным входомпервого счетчика, выход первого коммутатора соединен с информационнымивходами регистра базового адреса ирегистра конечного адреса и являетсяинформационным выходом устройства,информационный вход устройства соединен с вторым информационным входомвторого коммутатора, вход фиксированного адреса устройства соединенс третьим информационным входом коммутатора, выход регистра конечногоадреса соединен с четвертым информационным входом коммутатора и с первымвходом схемы сравнения, выход которойявляется выходом признака сравненияс конечным адресом устройства, выходрегистра базового адреса соединен спятым информационным входом второгокоммУтатора и подключен к старшимразрядам выхода адреса устройства ик старшим разрядам второго входа схемы сравнения, информационный выходпервого счетчика соединен с первыминформационным входом третьего коммутатора и с шестым информационным входом второго коммутатора, выход третьего коммутатора подключен к младшим разрядам выхода адреса устройстваи к младшим разрядам второго входасхемы сравнения, о т л и ч а ю щ е -е с я тем, что, с целью расширенияобласти применения за счет повышениягибкости адресации сверхоперативнойпамяти,при хранении данных различногоформата, в него дополнительно введенывторой счетчик, второй буферный регистр данных, буферный регистр команд, третий и четвертый счетчики,первый и второй мультиплексоры, спервого по третий элементы НЕ, с первого по шестой элементы И-НЕ, причемс шестого по четырнадцатый входыгруппы входов кода операции устройства подключены соответственно к вхо1 З 1.3 222 дам синхронизации второго буферного регистра данных, буферного регистра команд, суммирующим и вычитающим входам с второго по четвертый счетчиков, к входу синхронизации второго счетчи ка, входы синхронизации третьего и четвертого счетчиков подключены к пятнадцатому входу группы входов кода перации устройства, выход первого оимутатора соединен с информацион О ым входом буферного регистра команд, выход старших разрядов которого подключен к информационным входам третьего и четвертого счетчиков, выход младших разрядов буферного регистра 15 команд является выходом команды устройства, информационный выход второго счетчика соединен с вторым информационным входом третьего коммутатора,выход первого буферного регистра дан ных соединен с информационным входом второго счетчика, выход второго коммутатора соединен с информационным входом второго буферного регистра данных, выход которого соединен с вторым информационным входом первого коммутатора, информационный выход ,третьего счетчика подключен к первому информационному входу первого мультиплексора, информационный выход чет- ЗО вертого счетчика соединен с первым информационным входом второго мультиплексора, вторым информационным входом первого мультиплексора, первый разряд информационного выхода третьего счетчика соединен с первым входом третьего элемента И-НЕ и с входом второго элемента НЕ, выход которого соединен с первым входом четвертого элемента И-НЕ, информационный выход 4 О третьего счетчика подключен к второму информационному входу второго мультиплексора, первый разряд информационного выхода четвертого счетчика соединен с первым входом пятого элемента 45 И-НЕ и с входом третьего элемента НЕ, выход которого соединен с первым входом шестого элемента И-НЕ, третьи информационные входы первого и второго 96мультиплексоров и вход первого элемента НЕ подключены к шине нулевогопотенциала устройств, выход первогоэлемента НЕ подключен к первому и второму разрядам четвертых информационных входов первого и второго мультиплексоров, второй и третий разряды информационного выхода четвертого счетчика соединены соответственнос третьим и четвертым разрядами четвертого информационного входа второгомультиплексора, выход которого является выходом первого адреса сверхоперативной памяти устройства, второй и третий разряды информационного выхода третьего счетчика соединены соответственно с третьим и четвертымразрядами четвертого информационноговхода первого мультиплексора, выходкоторого является выходом второго адреса сверхоперативной памяти устройства, выход третьего элемента И-НЕсоединен с первым входом первого элемента И-НЕ, выход которого являетсявыходом первого признака обращенияк сверхоперативной памяти устройства,выход пятого элемента И-НЕ соединен с вторым входом первого элемента ИНЕ, выход шестого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого является выходом второго призйака обращения к сверхоперативной памяти, выход четвертого элемента И-НЕ соединен с вторым входом второго элемента И-НЕ,шестой и седьмой входы группы входовуправления режимом устройства подключены соответственно к первому и второму управляющим входам первого мультиплексора, восьмой и девятый входы группы входов управления режимом устройства подключены соответственно кпервому и второму управляющим входам второго мультиплексора, с десятого по тринадцатый входы группы входов управления режимом устройства подключены соответственно к вторым входам с третьего по шестой элементов И-НЕ.Составитель А.СошкинТехред И.Попович КорректорА.Тяско Редактор А,Ворович Заказ 2866/46 Тирах 672 ПодписноеВНИИПИ Государственного комитета СССРпо делам иэобретений и открытий113035, Москва, Ж, Раушская наб д, 4/5 Производственно-полиграфическое предприятие, г, Уагород, ул, Проектная, 4