Патенты с меткой «логических»

Номер патента: 960825

Опубликовано: 23.09.1982

Авторы: Руденко, Толкачев, Чмут

МПК: G06F 11/16

Метки: диагностики, логических, узлов

...с вторым информационным входом третьего коммутатора, выход которого соединен с первым управляоцим входом третьего счетчика, второй управляющий вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединенс вторым входом первого дешифратораи с первым выходом первого коммутатора, второй выход которого соединен стретьим входом первого элемента ИЛИ,выход пятого счетчика соединен с информационным входом третьего регистра, с первым входом третьего узласравнения, с четвертым информационнымвходом первого коммутатора, третий управляющий вход которого соединенс вторым входом второго элемента ИЛИи с первым выходом второго регистра,второй выход которого соединен с вторым информационным входом второго коммутатора, выход...

Номер патента: 962918

Опубликовано: 30.09.1982

Авторы: Гурьянов, Козюминский, Мищенко, Семашко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...к группе п в тинформационных входов 4 устройства, а управляющие входы мультиплексора 1 подключены к управляющим входам б устройства. Выход модуля 1 подключен к входу записи блока 2 памяти, 2 выходов которого подключены к информационниа входам мультиплексора 3, управляющие входы которого подключенык группе т информационных входов 5устройства. Выход мультиплексора 3является выходом 8 устройства.Устройство работает следующимобразом.На информационные входы 4 устройства подаются входные сигналых 1 х 2 х которые поступаютна информационные входы мультиплексора, который с помощью сигналовуправления О., О 2 О, подаваемых на управляющие входы устройства, манжет быть настроен на выполйение любой логической функцииГ(х, х ,) входных информацион ных...

Номер патента: 963093

Опубликовано: 30.09.1982

Авторы: Нестерук, Потапов

МПК: G11C 11/14

Метки: двухвходовых, доменах, и-запрет, логических, магнитных, цилиндрических, элементов

...в результате действия дестабилизирующих факторов, приводящих как к увеличению диа 40метра взаимодействуюих ЦМД (например при снижении величины поля смещения), так и к его уменьшению (например, при увеличении величины полясмещения),45В первом случае возможны следующие отказы в работе логического элемента:1 а. Поступивший в логический эле"мент ЦМД самопроизвольно отклоняется 50в отводной канал движения,1, б, Из двух поступивших ЦМД пеРвый только отклоняется в отводной канал, второй же продолжает движениепо предпочтительному каналу. 55Во втором случае могут возникнутьследующие нарушения работы логического элемента: 42 а. Поступившие входные ЦМД непокидают соответствующих предпочтительных каналов движения.2 б. Из двух поступивших ЦМД...

Номер патента: 966695

Опубликовано: 15.10.1982

Авторы: Заблоцкий, Цесин

МПК: G06F 9/36

Метки: адреса, адресов, дисках, логических, магнитных, памяти, трансляции

...выход второго сдвигающего 1 фрегистра соединен с первым входом блокаэлементов И, управляющие входы сдвигающих регистров, коммутатора и второй входблока элементов И являются третьим входом узла, вторым выходом которого явля-щются выход элемента ИЛИ, входы которого соединены с выходом посЛеднего элемента И и с выходами знакового разрядавычитателей, входы уменьшаемого которых соединены с выходами регистров, чет.двертым входом узла являются входы вычитаемого вычитателей,На фиг 1 приведена структурная схема устройства для трансляции логическихадресов в адреса памяти на магнитныхдисках; на фиг. 2 - структурная схемаблока назначения; на фиг. 3 - функциональпая схема генератора расстановки;на фиг. 4 - функциональная схема блокауправления; на...

Номер патента: 966899

Опубликовано: 15.10.1982

Авторы: Арабаджи, Матвеев, Мельник

МПК: H03K 17/22

Метки: исходное, логических, состояние, установки, элементов

...резистора с базой второ",го транзистора, эмиттеры первого ивторого транзисторов подключены соответственно к положительной шине ис Вточника питания и точке соединениячетвертого резистора с выводом конденсатора последовательной времязадающейВС-цепочки, другой вывод которого соединен с коллектором второготранзистора, резистор времязадающейКС-цепочки и выходной шиной.На чертеже представлена принципи"альная схема предложенного устрой"ства,ЗОУстройство содержит первый 1, второй 2 и третий 3 токоограничивающиерезисторы, четвертый резистор смещения 4, времязадающий резистор 5 и кон"денсатор 6 последовательной КС-цепочки, первый транзистор 7, второй (раз- зфрядный) транзистор 8, стабилитрон 9порогового элемента и выходную шину 10,Устройство...

Номер патента: 966910

Опубликовано: 15.10.1982

Авторы: Мингалеев, Пластун, Солдатов

МПК: H03K 19/16

Метки: входа, выполнения, конъюнкции, логических, операции, три, ферритферритовых, элементах

...этом на выходе элемента 5появляется сигнал, однозначно соответствующийй входной комбинации сигналов,При подаче двоичного кода на входныешины 1-3 устройства "1" представляется сигналом положительной полярности,а "0" - отсутствием сигнала,Система тактового питания устройства - трехфазная, при этом входнаякомбинация сигналов на шины 1-3 эле ментов 4 и 5 поступает через три фазы (один такт) передачи информации поэлементам схемы (фиг. 2) .Тактовым импульсом, второй фазы считывается информация с элемента 4 атретьей фазы - с элемента 5, Импульсы поступают на шины 1-3 элементов 4и 5 во время тактового импульса первой фазы. Первая шина тактового питания (фаза 1) соединена с четвертым входом элемента 4, а вторая шина тактового питания (фаза 2)...

Номер патента: 968816

Опубликовано: 23.10.1982

Авторы: Богданов, Маслеников, Светников, Чибисов, Шалимов

МПК: G06F 11/16

Метки: логических, узлов

...7 в накапливающем сумматоре 8 контроля логических блоков, зависит образуется контрольная сумма, которая от внутренней структуры этих блоков; сравнивается с эталонной суммой, полу- Чем она сложнее; чем большее количест. ченной для исправного логического уз-во кодов требуется для контроля. ла, аналогично проверяемому узлу, Ес- Блок 6 управления формирует сигна". ли контрольная сумма совпадает с эта- лы управления для блока 1 формировалонной, проверяемый логический узел ния контрольного числа, регистра 2 и считается исправным.В противном слу" генератора 5 псевдослучайных кодов и чае логический узел считается неис ф работает следующим образом. правным. Как и все блоки устройства, блокДля достижения повторяемости .ре управления перед началом...

Номер патента: 970283

Опубликовано: 30.10.1982

Автор: Сергеев

МПК: G01R 31/3177

Метки: логических, неисправностей, поиска, узлах

...счетвертого выхода дешифратора 3, который формируется спустя приблизительно 30000 тактов работы стенда сначала проверки, сброс триггера 4осуществляется сигналом переполне.ния счетчика 2 тактов по окончаниипроверки. Возможные несовпадения сигналов на выходах проверяемого и контрольного узлов не могут произвестиостанова стенда в течение периоданачальной установки узлов, поскольку третий вход элемента 9 заблокирован в это нремя логическим нулем.Если проверяемый узел 16 содержит неисправность, то по окончании, периода начальной установки это проявится: в несовпадении сигналов накакой-либо паре выхоцов проверяемого 16 и контрольного 17 узлов. Сигнал несовпадения, сформированный соответствующим элементом несовпадения 6, поступает на...

Номер патента: 972516

Опубликовано: 07.11.1982

Автор: Бурдиян

МПК: G06F 11/26

Метки: диагностики, логических, схем

...сигналы с которого подаются на эталонный блок 3 и диагностируемую логическую схему 4, а также на первые входы элементов И группы 5 и группу входов элемента И 11. Выходные реакции логических схем сравниваются первым блоком б сравнения и суммируются на накапливающем сумматоре 7 в каждом такте.972516 Предлагаемое устройство контроля и диагностики логических схем обладает рядом преимуществ, основными из которых явлются возможность создания унифицированного оборудования для диагностики широкой номенклатуры логических схем, автоматизация и высокая точность диагностики. В общей случае, если счетчик импульсов имеет и выходов, число выходов первого блока б сравнения 1,то накапливающий сумматор должениметь л+1 разрядов. При этом в...

Номер патента: 974375

Опубликовано: 15.11.1982

Авторы: Биглов, Горлач, Ляшко

МПК: G06F 15/46

Метки: блоков, логических

...соответствующей последовательностью логических сигналов,В качестве запоминающего элемента может бьиь использована микросхема - одноразрядное 1024 - битовое полупрокводниковое запоминающее устройство в одном корпусе (например, типа К 134 РУ 9). Количество таких элементов в устройстве равно числу входов (а при программном контроле суммарному числу9743После заполнения всех канальных запоминающих элементов 5 генератор 2 импульсов выключается и подключается тактовый генератор 8. В то время, как. частота генератора импульсов выбирается 5 из условия обеспечения работы формирователя тестовых сигналов, частота тактового генератора выбирается из условия обеспечения контроля и ограничивается лишь временем, необходимым для считы й вания...

Номер патента: 987653

Опубликовано: 07.01.1983

Авторы: Грушка, Мотейзик

МПК: G08B 29/00

Метки: вставок, использовании, логических, петельных, правильной, работы, связей, схема

...четных петельных вставок 62. К выходу 49 выключателя 6 подключены входы нечетных петельных вставок 61 второго ряда собозначением: 2.1, 2.32 и, ик выходу 50 выключателя 7 подключенывходы четных петельных вставок 62второго ряда с обозначением: 2.2,2,42,М.Количество троек выходов счетчика 2 импульсов совпадает с количеством И рядов петельных вставок и вообще может быть произвольным, Дляряда петельных вставокфиг. 1) выходы 16-18 счетчика 2 импульсов подключены аналогично к входам 29 и 30 выключателя 8 контроля нечетных петельных вставок 61 и к выходам 31 и 32выключателя контроля четных петельных вставок 62. К выходу 51 выключателя 8 подключены входы нечетных петельных вставок 61 И ряда с обозначе"нием: И . 1, И3,.,И 1-1, и к выходу...

Номер патента: 991411

Опубликовано: 23.01.1983

Авторы: Герцев, Мищенко, Окулович, Панчиков

МПК: G06F 7/00

Метки: логических, однородная, реализации, структура, функций

...55 Однородная структура для реализациилогических функций, содержащая элеме 3 п И и неравнозначности, о т л и ч а ю ш я с я тем, что, с целью упрощения и Эгруппы 11% =1,2Ь 211%Г щ 12Ю ности т-го уровня является выходомуструктуры,На чертеже представлена функциональ- ная схема устройства,для и = 5.Схема устройства содержит элементы. И 1-5, на входы 6-10 кот урых подаются управляющие сигналы, элементы 11- 14 неравнозначности, реализующие функцию сложения по модулю два, Выходы 15-18 элементов И 1-4 являются входы ми элементов 11 и 12 неравнозначно-сти соответственно, выходы 19 и20 которых подключены к входам элемента 13 неравнозначности. Так как число выходов элементов И, составляющих первый ранг схемы, не четно, то выход 21 элемента 5...

Номер патента: 991430

Опубликовано: 23.01.1983

Авторы: Алумян, Желтова, Шагинян

МПК: G06F 11/26

Метки: логических, узлов

...органами с рабочего места,при этом. выходы последних сопрягаются с контролируемым изделием через блок согласования уров- ня сигналов.формирователь пачек импульсов рабо тает следующим образом. 45В первый вычитающий счетчик зано сится информация, поступающая из бло ка 2 памяти. Вычитающий счетчик 12 со держит информацию о паузе ЬТ, которую надо выдержать после запУска (фиг. 33,50Регистр 13 величины длительности импульса хранит информацию о длительности импульсов в пачке М.Регистр 14 величины паузы между пачками хранит информацию о количест ве импульсов, временем следования которых определяется пауза между пачкаРегистр 15 количества импульсов в пачке содержит информацию о количестве импульсов В в пачке.Счетчик 16 тактовых импульсов служит...

Номер патента: 993168

Опубликовано: 30.01.1983

Авторы: Громаковский, Зимарев, Рябцев, Сергеев, Тюпин, Чеглаков

МПК: G01R 31/02, G01R 31/3177

Метки: логических, узлов

...проверочной документациейна коммутационной панели б устанавливаются перемычки, необходимыедля проверки логического узла 15данного типа, После этого подаетсяпитание на проверяемый 14 и эталонный 15 логические узлы. При этом навход устройства подается сигнал,безусловно, устанавливающий триггер 4 в состояние "1", Логическая"1" на выходе триггера 4 разрешает работу генератора 1.,Счетчик 2 считает импульсы генератора 1, дешифратор 3 преобразуетвыходные сигналы счетчика 2 в сигналы, временные диаграммы которыхприведены на Фиг. 2.В начале каждого периода счетасчетчика 2 вырабатывается сигнална втором выходе дешифратора 3 (временная диаграмма 20). Этот сигналпоступает в задатчик 5, изменяющий по этому сигналу свое состояние. После этого на...

Номер патента: 999051

Опубликовано: 23.02.1983

Автор: Мелехин

МПК: G06F 9/00

Метки: выполнения, команд, логических, многоместных, реализации, систем, функций

....вход соединен с третьим, четвертым, .35пятым и шестым выходами регистра команд, информационный вход счетчика команд соединен с информационным выходом блока памяти, счетный вход счетчикакоманд подключен к выходу коммутатора46условия перехода, первый информационный вход которого является вторым входом устройства, управляющие входы блока памяти, регистра команд, счетчикакоманд, коммутатора условия перехода45и мультиплексора адресных кодов соединены с первым выходом блока микропрограммного управления, введены регистроперанда, блок элементов ИЛИ, лятькоммутаторов информации, регистр результата, дешифратор и две группы переключателей, причем информационные входы регистра операнда и с первого по четвертый коммутаторов информации...

Номер патента: 999162

Опубликовано: 23.02.1983

Автор: Букин

МПК: H03K 19/00

Метки: логических, реализации, функций

...элемента 2, послецний размыкается и к выхоцной шине 12 через резистор 6 приклацывается напряжение второго полюса источника 9 питания, Оцновременно замыкается замыкающий контакг магнитоуправляемого элемента 2 и на выхоцную шину 13 коммутируется первый пс. люс источника 9 питания. При этом создается цепь; третий полюс источника 9 питания, резистор 7 (и параллельно выхоцная шина 13), магнитоуправляемый, элемент 2 и первый полюс источника 9 питания.Поцключение при помощи перемычки 14 обмотки 3 запоминания при срабатывании элемента 2 по обмотке 1 управления обеспечивает его удержание в сработанном состоянии (при снятии сигнала с входных шин 10=1 10= Я и 11=1 11= Ц ) за счет тока по Йепи: первый. полюс источника 9 питания, обмотка 3...

Номер патента: 1001080

Опубликовано: 28.02.1983

Авторы: Абельсон, Евтодьев, Казакова, Клунт, Шалыто

МПК: G06F 7/00

Метки: логических, реализации, функций

...наличиядиодов е е, разм шение которых опреде-их инверсных выходовляется расположением единиц в столбце 4 о Принцип действия устройства рассмотзначений функций 1, где " -значен фун 1, " - ранг функ- рим на примере (фиг. 2) реализации наций (число единиц в столбце значений его потенциальных выходах следующейурпсции 1 ), системы булевых формул:, то необходимо использовать соотношение ,-у и в . РЧ ЧХ МХ ЧХ45 У 4 27соответствующей строке блоков 3 и 7Ч= (.Х 1 Х 2 ХЭХ 6 о) Х 4 УХ 6 у 9.П иве емР д м другие соотношения, опре- Так как в данном случае в устройстведеляюшие основньеосновные характеристики уст-. используется настраиваемый логическиймодуль, реализующий путем настройкиройства.Число тактов Ттактов Т, требующихся для ре- любую...

Номер патента: 1013956

Опубликовано: 23.04.1983

Авторы: Дракова, Киселев, Королев, Русанов, Хайдаров

МПК: G06F 11/30

Метки: логических, схем

...регистра и третьим входом третьего коммутатора, выходы которого соединены с входами второго и третьегоэлементов И и третьего счетчика, третий выход второго дешифратора соединен с входом второго компаратора и черезвторой элемент И - с входом четвертого коммутатора, первый выход которого через второй компаратор сое 10 динен с первым выходом устройства,четвертый выход второго дешифраторачерез третий счетчик соединен с вто"рм входом второй памяти и вторымвходом второго дешифратора, пятый15 выход которого соединен с вторымвходом блока ввода, третий выходкоторого соединен с первым входомтриггера, выход которого соединенс третьим входом второй памяти ичерез третий элемент И - с четвертым входом второй памяти, выход,которой соединен с...

Номер патента: 1016786

Опубликовано: 07.05.1983

Авторы: Никулин, Тютерев

МПК: G06F 11/26

Метки: блоков, логических

...Д теста Т; , храняще 1-1гося во.втором регистре 4 с десятичным эквивалентом Д; теста Т;, хранящегосяв первом регистре 3. Блок 14индикации отображает технологическоесостояние контролируемогологического блока 16 и блока 2 памяти. 60Устройство работает следующимобразом.После. подачи на вход 15 запускаустройства импульса запуска, длигельность которого не меньше периода 65 повторения тактовых импульсов генератора 9 тактовых импульсов, на выходе второго элемента И 10 в момент, ссответствукиций появлению на его первом входе импульса генератора 9 тактовых импульсов, появляется импульс, который подается на входы установки в ноль триггера 13 регистров 3 и 4, и на вход начальных установок счетчика 1 адреса. Триггер 13 и регистры 3 и...

Номер патента: 1018064

Опубликовано: 15.05.1983

Авторы: Еремин, Мокшин, Нилова, Ящук

МПК: G01R 31/3177, G01R 31/319

Метки: выходной, логических, схем, тестера, узел

...с выходами первого ивторого компараторов, соединенныхпервыми входами соответственно с выходами первого и второго истоцниковопорного напряжения, вторыми входамичерез первый и второй резисторы соответственно с четвертым и пятым20 входами выходного узла, а непосредственно - с вторыми входами первогои второго ключей.На чертеже представлена функциональная схема выходного узла тесте 25 ра,Выходной узел содержит контакт 1проверяемой схемы проверяемую логическую схему 2, второй вход 3,первый вентиль 4,.который выполнен,ЗО например, на логицеском элементеИНЕ, второй вентиль 5, выполненЦнйи, например, на логическом элементе запрета, первый ключ 6 второйключ 7, первый вход 8, третий вход9 четвертый Вход 10 первый резистор11,...

Номер патента: 1018253

Опубликовано: 15.05.1983

Автор: Добряков

МПК: H03K 19/20

Метки: безопасным, комбинационных, логических, отказом, схем

...5 и 6 И соединены со входами аемента 7 ИЛИ, выход которого соединен через элемент 8 НЕ с первымвходом элемента 10 И и соединен спервым входом элемента 11 И, второйвход которого соединен с выходомэлемента 9 НЕ, вход которого соединен3 1-01825 с выходом 1 д 3 блока 1 и со вторым входом элемента 10 И, выход которого соединен с первым входом элемента 12 ИЛИ, второй вход и выход которого соединены соответственно с выходом элемента 11 И и с первым входом элемента 13 И, второй вход и выход которого соединен соответственно с выходом А блока 1 и с первым входом элемента 14 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены со"ответственно с выходом 1 з 5 блока 1 и с первым входом элемента 25 сравнения, второй вход которого соединен с...

Номер патента: 1019455

Опубликовано: 23.05.1983

Автор: Мелехин

МПК: G06F 17/10

Метки: логических, многоместных, реализации, табличной, функций

...подключен к.ииформа" ционным входам регистра операнда и регистра команду информационный вход подключен к первому входу устройства, а адресный вход - к выходу коммутатора адреса, первый информационный вход которого подключен к второму входу. устройства, второй .ин.формационный вход - к выходу адреса первого операнда регистра команд, третий и четвертый информационные входы коммутатора адреса соединеныс выходом адреса второго операнда регистра команд и третьим входом .устройства соответственно, выходы младших разрядов регистра операнда. Соединены с пятым информационным вхо" дом коммутатора адреса, шестой .инФормационный вход которого соедйнен . с выходом номера сегмента регистра команд, дополнительно содержит блок...

Номер патента: 1020829

Опубликовано: 30.05.1983

Авторы: Кизуб, Костылев, Кутузов

МПК: G06F 11/16

Метки: логических, узлов

...единичным входом второго триг" переключателей, вторые информациоя гера, с выходом второго элемента и, ные входы которых соединены соответ- первый и второй входы которого явля" ствекно с первыми выходами блоков ются соответственно вторым и третьим фиксации входов, с выводаии проверя" входами блока, четвертый вход которо емого узла, с первыми. входами элемем" го соединен с синхровходои;первог 935тов сравнения, выходы переключателей триггера, с синхровходом второго соединены соответственно с первыми . триггера, информационный вход которо. входами элементов ИЛИ, вторые входы го соединен с информационным входом которых соединены соответственно с первого триггера с первым выводом4 ЯФвторыми выходами блоков Фиксации ограничительного резисторе,...

Номер патента: 1024924

Опубликовано: 23.06.1983

Авторы: Леоненко, Рогальский, Рылеев, Хаменко

МПК: G06F 11/16

Метки: логических, узлов

...4 - мажоритарный .блок; на фиг. 5 - анализатор сигнатур.Устройство содержит блок 1 управления, генератор 2 тестов, анализатор 3 сигнатур и мажоритарный блок4, Одинаковые выходы проверяемых .узлов 5,1 -5.3 соединены с соответствующими входами мажоритарного бло- ффка 4,Блок 1 управления содержит элементИЛИ-НЕ 6, триггер 7, генератор 8 импульсов, триггер 9 и элемент И 10.При подаче разрешающего уровня "На- фчало контроля" на вход 11 триггер7 разрешает работу генератора 8импульсов, который формирует на выходе 12 синхроимпульсы, поступающиена элемент И 10 и генератор 2 тестов. ИПри поступлении разрешающего уровняпо входу 13 от генератора 2 триггер9 формирует сигнал "Пуск" высокого уровня на выходе 14, а элемент И 10 при этом пропускает...

Номер патента: 1026096

Опубликовано: 30.06.1983

Автор: Терпигорев

МПК: G01R 31/3177

Метки: логических, микросхем

...устройства и Я-.входами первого и второго триггеров установки,.непосредственно - с третьим входом блока сравнения, вы" ходом - с первыми входами первого и второго элементов И-ИЛИ, соединенных вторыми и третьими входами с выходом генератора импульсов, выходами - соответственно с второй клеммой для подключения входа конт- ролируемой логической микросхемы ис вторым. входом эталонной логической микросхемы, четвертыми входами -с выходами соответствующих первогои второго триггеров установки, соединенных й-входами с выходами соответственно первого и второго анализаторов кода, соединенных входами с выходами соответствующих первого и второго преобразователей уровней,На чертеже показана блок-схема устройства.Устройство для контроля логической...

Номер патента: 1033994

Опубликовано: 07.08.1983

Авторы: Николаев, Храпко

МПК: G01R 31/3177

Метки: блоков, логических

...выходом счетчика и первым входом буферного регистра, подключенного вторыми входами к выходам регистра теста, а выходом - к входу первого преобразователя кодов,На чертеже приведена блок-схема устройства для контроля логическогоблока. Устройство содержит блок 2 управления, первый блок 3 памяти, блок 4 записи, регистр 5 теста, элементы 6 сравнения, элементы 7 коммутации, генератор 8 импульсов, триггер 9, первый элемент 10 И, счетчик 11, дешифратор 123 вторйе элементы Й 13, буферный регистр 14, первый преобразователь 15 кодов,перфоратор 16, второй блок 17 памяти, считыватель 18, второй преобразователь 19 кодов.Устройство работает следуецим образом.Контролируемый блок.1 иМеет и вы. водов для подключений при контроле каждый из которых может...

Номер патента: 1034190

Опубликовано: 07.08.1983

Авторы: Бабенко, Ковалев, Кузьменко

МПК: H03K 19/08

Метки: исходное, логических, перерывах, питания, состояние, установки, элементов

...его аппаратурная избыточность, так как для реализации установки элементов в исходное состояние необходимо применение второгостабилитрона и схемы ИЛИ .Цель изобретения - упрощениеустройства, повышение его экономичности и надежности.Указанная цель достигается тем,что в устройстве, содержащем первый транзистор, база которого черезрезистор, а эмиттер непосредственно соединены с общей шиной питания,база через стабилитрон и последовательно соединенный с его катодомрезистор соединена с первым источником питания, а коллектор через резистор - с вторым источником питания,второй транзистор, эмиттер которого 30 соединен с общей шиной питания,а коллектор через резистор - с первым источником питания, инвертирующий транзисторэмиттер...

Номер патента: 1037257

Опубликовано: 23.08.1983

Автор: Ткачук

МПК: G06F 11/08

Метки: блоков, логических

...соответствующего реле, блок уп-.: равления дополнительно содержит два триггера, одновибратор, элемент И и счетчик, причем выход первого триггера соединен с входом одновибратора й с первым входом элемента И, инверсный выход одновибратора соединен с вторым входом элемента И, первый выход счетчика соединен с входом установки в единицу ворого триггера, второй выход счетчика соединен с входом установки в ноль первого триггера, прямой выход одновибратора блока управления соединен свходами установки в ноль счетчикаи второго триггера блока управления,регистра сдвига и триггера каждогоиз (и+1) блоков вычисления остаткови с первым входбм определителей вхо-дов блока коммутации, прямой выход,второго триггера блока управлениясоединен с вторым...

Номер патента: 1038947

Опубликовано: 30.08.1983

Авторы: Агафонов, Шарпило

МПК: G06F 11/22

Метки: блоков, логических, многоканальное

...погических блоков, содержащее вкаждом канапе элемент памяти, соединенный выходом с входом индикатора, первым 5 Овходом - с выходом схемы сравнена, первый вход которой подкпючен к вьаоду узпа обнаружения входа, первые входы узловобнаружения входа каналов соединены свторыми входами элементов памяти какапов, в каждый канап введен элемент НЕ,причем в каждом канале второй вход схемысравнения соединен с соответствующим947 а подключенный к данному входу-высоду 9.Еспи последний подключен к выходу йтокв 110, то узел 2 переходит в состояние высокого импеданса и не пропускает сигна.лы со своего второго выхода (т,е. от данного выхода контропируемого блока 12) на свой выход. В результате на схему 3 сравнения данного канала поступают сигналы с...

Номер патента: 1040483

Опубликовано: 07.09.1983

Автор: Сидоренко

МПК: G06F 7/00

Метки: логических, полноты, распознавания, систем, функций, функциональной

...класса функций устройства и к первому входу второго элемента ИЛИ-НЕ, выход которого соединен с выходом избыточного класса функций устройства, а второй вход подключен к выходу полного класса функций устройст ва и выходу элемента ИЛИ.) соединенного входами с выходами элементов И.На чертеже представлена Функциональная схема устройства.Устройство содержит наборное поле 1, блок 2 определения свойств полноты, дешифратор 3 наборов снойств полноты, регистр 4 запоминания .наборов снойстн полноты, дешифраь- тор 5 базисных групп, блок б сборки,блок 7 разделения признаков, шину 8сброса, шину,9 ввода и входящие в5 состав блока 7 счетчик 10 числавводов, неполный дешифратор 11, че. тырехвходоной элемент ИЛИ-НЕ 12двухвходовые элементы И...