Патенты с меткой «логических»
Устройство для контроля контактирования логических блоков
Номер патента: 1762281
Опубликовано: 15.09.1992
МПК: G01R 31/28
Метки: блоков, контактирования, логических
...генератора 9, Положительный импульс с выхода одновибратора 7 поступает на первый вход элемента 2 И 9, В результате, на ВВходе элемента 2 И 8 образуется пачка импульсов, количества импульсов в которой пропорционально длительности импульса с выхода одновибратора 7, ИмпульсВ с выхода элемента 2 И 8 поступают на вход последовательного счета на увеличение первого счетчика 10 например, счетчика К 531 ИЕ 17) и на его ВВходе устанавливается двоичный позиционный код числа поступивших импульсов. С ВВхода элемента 2 И 8 пачка импульсов поступает также на инфармационнВй вход демультиплексора 12 и с адресуемого вВхода демультиплексора 12 далее через первый контакт пары клемм на адреснВй вывод испВтуемого объекта 16 контроля. Если кан 5 10 20 25 30 35...
Устройство для контроля логических схем
Номер патента: 1764057
Опубликовано: 23.09.1992
Автор: Шепелев
МПК: G06F 11/26
Метки: логических, схем
...делителя 2 частотыпреобразуется в .множество сигналов некратных частот. Каждый из этих сигналовпоступает на соответствующий вход контролируемой схемы 5 и эталонной схемы 4. Первый 6 и второй 7 датчики тока вырабатываютсигналы, закон изменения которых соответствует изменениям тока в цепях эталоннойи контролируемой логических схем соответственно, Первый 8 и второй 9 фильтрынижних частот производят фильтрацию сигналов с целью исключения высокочастотных импульсных помех. Блок 10 вычитанияопределяет разность между сигналами, снимаемыми с датчиков тока, Полученная разность значений сигналов поступает навходы порогового элемента 11 и анализатора 12 спектра. При значении рассогласования, превышающем определенную 45величину, установленную...
Устройство преобразования уровней логических сигналов на кмоп-транзисторах
Номер патента: 1775853
Опубликовано: 15.11.1992
Автор: Каминский
МПК: H03K 19/0175
Метки: кмоп-транзисторах, логических, преобразования, сигналов, уровней
...выходного сигнала, а конденсатор включен между шинами входного и выходного сигналов. Дополнительные транзисторы и конденсаторы, а также связи между ними и транзисторами ограничительной части, описанные выше, не встречаются в известных авторам схемах аналогичного назначения, но в то же время в совокупности они обеспечивают выполнение функций известных устройств преобразования уровней логических сигналов с меньшим потреблением мощности (за счет исключения статических токов). Таким образом перечисленные признаки являются новыми и существенными,На чертеже представлена принципиальная электрическая схема устройства преоб раэования уровней логических сигналов наКМОП-транзисторах.Схема содержит и-канальный транзистор 2, вход которого соединен с...
Устройство для контроля логических и временных параметров сигналов
Номер патента: 1777235
Опубликовано: 23.11.1992
Автор: Терехов
МПК: H03K 5/19
Метки: временных, логических, параметров, сигналов
...сигнализирует, что на входе компаратора 1 сигнал не является логическим уровнем. Третий выход 24 компаратора 1 подключен к трехвходовому элементу И-Н Е 27 совместно с входными шинами "Запрет" 28,29. Выход логического элемента 27 через элемент НЕ 30 подключен к логическим элементам И-НЕ 18,19, Узль оремязадающих элементов 31,32, состоящие из постоянных и переменных резисторов, магазина конденсаторов, переключателей и диодов подключены к элементам задержки 12,13. Четвертый выход компаратора 1 вход 33 логического элемента 3 компаратора 1 соединен с входом блока отображения изменения логического состояния 34, который представляет собой одновибратор и времязадающую ВС-цепь, Выход блока 34 соединен с элементом индикации 35, который...
Устройство для реализации логических алгоритмов
Номер патента: 1778763
Опубликовано: 30.11.1992
Авторы: Куприянов, Пантелеев, Сафиулин
МПК: G06F 15/36
Метки: алгоритмов, логических, реализации
...стического алгоритма в устройстве-прототипе предполагает последовательную обработку логических условий и лингвистических правил,В предлагаемом устройстве процессы 45 формирования значения выходного параметра по лингвистическим правилам и анализа логических условий реализуются параллельно,.что сокращает временные за.траты при выполнении алгоритмов данного 50 класса.На фиг. 1 представлена функциональная схема устройства для реализации логических алгоритмов, заданных в лингвистической форме. На фиг. 2 - пример 55 реализации блока синхронизации. На фиг, 3показана возможная реализация узла сравнения. На фиг, 4 приведена схема шифратора. Схема реализации группы элементов И представлена на фиг, 5, На фиг, 6 представлена схема...
Устройство для контроля печатных логических блоков
Номер патента: 1781648
Опубликовано: 15.12.1992
Авторы: Гурвиц, Гуревич, Мещеряков, Филимонов
МПК: G01R 31/28, G01R 31/318, H05K 13/08 ...
Метки: блоков, логических, печатных
...в единичное ной 6 устройства, Первый вход второго эле- состояние при низком-уровне сигнала и не мента И - НЕ 22 соединен с прямыМ выходом 5. устанавливается при высоком уровне сигнавторого триггера 3, Другой вход второго ла.триггера 3, являющийся инверсным входом Сигнал, поступающий по второй вход- установки нуля, соединен с входом пятого ной шине 6 устройства, обеспечивает пере- триггера являющимся инверсным входом запись состояния первого триггера 1 в установки нуля, и с выходом третьего эле третий триггер 5 и сброс первого триггера 1 мента И - НЕ 23, Первый вход третьего эле- через элемент 10 задержки.мента И - НЕ 23 соединен с третьим входом " По сигналу, поступающему на третью второго элемента И-НЕ 22 и с пятой вход- входную шину...
Устройство для контроля логических узлов
Номер патента: 1790783
Опубликовано: 23.01.1993
Авторы: Васильев, Малышев, Тюпин
МПК: G06F 11/26
Метки: логических, узлов
...8, поэтому, если некоторый вывод проверяемого логического узла имеет уровни ТТЛ, то в соответствующий разряд регистра 17 необходимо записать логическую "1", а для ЭСЛ уровней - логический "0", Регистр 16 управляет подключением согласующей нагрузки к выходу блока 7, поэтому, если логический узел содержит нагрузку на линии некоторого ЭСЛ вывода, то в соответствующий разряд регистра 16 необходимо записать логический "0", а для вывода, не имеющего нагрузки внутри логического узла. - логическую "1", Регистр 15 управляет переключением блока 4 в высокоимпедансное состояние, поэтому если некоторый вывод логического узла является ТТЛ выводом, то в соответствующий разряд регистра необходимо записать логический "0", а в остальных случаях -...
Входное устройство для логических цепей железнодорожной автоматики
Номер патента: 1792864
Опубликовано: 07.02.1993
Авторы: Гинзбург, Кочнев, Кузнецов, Розенберг
МПК: B61L 23/22
Метки: автоматики, входное, железнодорожной, логических, цепей
...напряжения, пороговый элемент 11 и элемент 12 сравнения. Источник 1 питания внешних цепей соединен одним выводом черезсоответствующий коммутационный элемент 2 с первыми входами первого 3 и второго 4 узловтальванической развязки по оптронах, а другим выводом с первым выходом управляемого ключа 9, Вторые входы первого 3 и второго 4 узлов гальванической развязки на оптронах подключены к второму выходу управляемого ключа 9, Первые выходы первого 3 и второго 4 узлов гальванической развязки на оптронах подключены соответственно через первый 5 и второй 6 резисторы к первому выводу третьего резистора 7 и к соответствующим рабочим выходам устройства, а вторые выходы - к общему выходу внутреннего источника 8 питания, второй выход которого...
Устройство для решения логических задач
Номер патента: 1793455
Опубликовано: 07.02.1993
Автор: Попов
МПК: G09B 1/00
Метки: задач, логических, решения
...форме панель, но имеет размеры большие, чем надетые на штыри15 планки, выходящие за пределы панели для задач "4 точки", "9 точек", "16 точек" и "25тачек" соответственно, Этот "большой" эк10 15 20 25 30 35 40 45 ранее положенной планки, После этого к свободному концу первой произвольно выбранной планки прикладывать уже ничего нельзя; третью произвольно выбранную планку надо прикладывать к свободному концу второй произвольно выбранной планки и т. д. фиг, 21).".16 точек". Дана панель с шестнадцатью штырями (состоящая из базовой пластины 1 и приставных уголковых элементов 3) и полный набор планок. Надо надеть шесть любых планок на штыри так, чтобы ни один штырь не оставался незанятым. При этом необходимо соблюдать следующие условия. После...
Блок вычисления логических функций
Номер патента: 1800465
Опубликовано: 07.03.1993
Авторы: Зарембовская, Мельников, Новиков, Фадеева
МПК: G06F 15/419
Метки: блок, вычисления, логических, функций
...путь, выходящий направо из графа или вниз.Можно любому графу сопоставить некоторую булевую функцию так, чтобы вершины графа были взвешены аргументами функции, а значение функции при зададанных аргументах определялось движением по графу из начальной вершины к тому или иному выходу графа и принимало значение единицы при выходе из графа направо (й), а значение нуля - при выходе вниз (О).Примеры графов микропрограмм для некоторых логических элементов, изображенных на фиг, 4, представлены на фиг.5. менной; В - признак инверсии весовой переменной; й, О - адреса перехода соответственно право и вниз.При В = 1 переменная Ъ инвертируется. Если значение Е с учетом значения В равно 1, то выбирается адрес Я и по нему производится обращение к...
Устройство для контроля логических блоков
Номер патента: 1805471
Опубликовано: 30.03.1993
Авторы: Горбатенко, Канцлер, Фролов
МПК: G06F 11/00
Метки: блоков, логических
...подачу на них одинаковых стимулов. Для исправного блока 8 значение информационного бита, тестовой последовательности А всегда равно 1 в каждом такте контроля.Элемент задержки 1 учитывает время установления переходных процессов блоков 8,3 и 5,По первому тактовому импульсу с выхода генератора 6 производится стимулирование блока 8 первым входным набором. Одновременно из памяти генератора 3 вызывается первое гп - разрядное слово, при этом для исправного блока 8 будут всегдаи выполняться соотношения В=С где =1-2 - номер такта контроля,1=1, щ - номер сравниваемого разряда,Результат сравнения с выхода блока 5 подается на информационный вход О сигнатурного анализатора 2. Запись информации в первый разряд регистра блока 2 по входу О...
Преобразователь логических уровней
Номер патента: 1812634
Опубликовано: 30.04.1993
Автор: Левашов
МПК: H03K 19/0175
Метки: логических, уровней
...напряжения низкогоуровня минус половина напряжения стабилизации стабилитрона 10. Транзисторы выходного двухтактного каскада ключа 2высокого уровня логического сигнала в это40 время закрыты, и величина напряжения нашине 17 опорного напряжения высокогоуровня не влияет на величину выходногонапряжения на шине 8,При подаче на вход 18 высокого уровня45 логического сигнала на инвертирующем выходе схемы 3 управления состоянием ключей устанавливается низкий уровеньнапряжения, который подается на базутранзистора 13 и эмиттер транзистора клю 50 ча 1 низкого уровня логического сигнала.Транзисторы 13 и 14 закрываются, падения напряжений на резисторах 15 и 16,включенных между базами и эмиттерамитранзисторов 4 и 5, становятся равными55 нулю,...
Устройство для контроля логических блоков
Номер патента: 1824638
Опубликовано: 30.06.1993
Авторы: Воронов, Лосев, Рысованый, Тимченко
МПК: G06F 11/26
Метки: блоков, логических
...контакт является пходом блока 32, поэ тому для определения следующего выходамультивибратоо 6 будет формировать импульсы до тех пор, пока на выходе мультиплексора 8 появится единичный сигнал, запрещающий прохождение импульсов че рез элемент запрета 30, Третий контакт, адрес которого установлен на адресных входах мультиплексоров 12 и 13, является выходом блока 32, поэтому на выходе мультиплексора 12 присутствует единичный сиг нал, фиксируемый триггером 27 по фронтусинхроимпульса с задержкой т через элемент задержки 29(фиг.2,3), При наличии сигнала высокого уровня на входе В и изменении сигнала на входе А иэ 1 в 0 муль тивибратор 11 формирует последовательность импульсов (фиг.2,3) до тех пор, пока низкий уровень на выходе...
Устройство бесконтактного диагностирования логических состояний цифровых интегральных схем
Номер патента: 1827652
Опубликовано: 15.07.1993
Авторы: Козлов, Кураченко, Наумов, Прохоренко, Чуварыгин
МПК: G01R 31/28
Метки: бесконтактного, диагностирования, интегральных, логических, состояний, схем, цифровых
...проводились с использованием осциллографа С 1-99 с коаксильным кабелем РКи выходным сопротивлением 1 мОм. Эпюры напряжений, снятых с осциллографа приведены на фотографии (фиг. 8), где развертка А - соответствует импульсу на выводе элемента 2 ИНЕ, развертка Б - сигнал, снимаемый с датчика,Выбор датчика, состоящего из 3-х витков объясняется компромиссом между сложностью конструкции датчика и собственной резонансной частотой контура, т.к. увеличение числа витков приводит к увеличению Ь, росту Ск и, следовательно, к уменьшению резонансной частоты 1 рез и снижению требований к широкополосности и быстродействию последующих устройств. Переколебательный процесс контура ударного возбуждения при необходимости можно демпфировать, введением...
Устройство для контроля логических блоков
Номер патента: 1833879
Опубликовано: 15.08.1993
Авторы: Латыпов, Нурутдинов, Столов
МПК: G06F 11/26
Метки: блоков, логических
...м е р. Рассмотрим проверку столбцов И-матрицы ПЛМ, зависящей от переменных, Предполагается, что и=.2 а и имеется доступ к а прямым и в инвертированным входам ПЛМ; Входы ПЛМ подключаются к выходам 01 СЬ блока 1 следующим образом: 1-й прямой вход - к Оь . а 1-й инвертированный вход - к 0+к Таким образом. способ подключения входов ПЛМ к выходам блока триггеров не зависит от способа программирования столбцов, Начальное состояние при проверке столбцов ПЛМ равно 111. Блок 18 есть элемент И, Пусть проверяемый столбец реализует терм хи,ха, х 11,хр, Тогда на управляющие входы 11 ь )1,.,1 подаются 1, а на остальные управляющие входы подаются О.Далее для простоты рассмотрим конкретное значение для ги и терма, Пусть а = 3, и терм есть х 2 хз, Тогда...
Устройство для вычисления логических производных многозначных данных
Номер патента: 1837277
Опубликовано: 30.08.1993
Авторы: Антоненко, Шмерко, Янушкевич
МПК: G06F 7/04
Метки: вычисления, данных, логических, многозначных, производных
...81 переклю- регистров 161 и второго регистра 141, второйается в состояние 00,0, (информационный) вход которого подклюОписанный цикл работы блокауправле- чен к выходу узла Регистров 161, а выходия 11 повторяется через каждые К"+ 1 15 второго Регистра 141 является информациктов. анныл выходом 291 блока памяти 21, входВ момент времени Ь , когда наи+1 управления 241 которого является первымиыходах второго счетчика 91 формируется входами(входами разрешения записи) первоичный эквивалент числа+ 1. на вага Регистра 131 и узла регистра 151, причем+ 1)-м выходе второго дешифратара 20 второй (информационный) вход узла регист 11 формируется высокий логический уро- Ров 151 является информационным входомнь напряжения, по переднему фронту ко блока...
Устройство для контроля парафазных логических блоков
Номер патента: 1837290
Опубликовано: 30.08.1993
Авторы: Кривошапко, Моторин, Теленков
МПК: G06F 11/00
Метки: блоков, логических, парафазных
...логической единицы, который устанавливает выходы О элементов памяти 6 и 8 в состояние логического "0" и через элемент ИЛИ 9 поступает на блок элементов ИЛИ - НЕ 2, формируя таким образом на его выходах синфазные сигналы ("О") - это фактически комбинация "гашения", поступающая на проверяемый блок 1. При этом непосредственно на информационных входах Х 1, Х 1 может быть сформирована первая рабочая (парафазмая) комбинация, Далее сигнал на входе В переключается из состояния логической "1" в состояние логического "0" - на выходе элемента ИЛИ 9 формируется также сигнал логического "0". Таким образом, через блок 2.элементов ИЛИ-НЕ проходят парафазные информационные сигналы первой рабочей комбинации,которые на выходе узла 3 формируют сигнал...
Многоканальное устройство тестового контроля логических узлов
Номер патента: 1837295
Опубликовано: 30.08.1993
Авторы: Касперович, Матвеева, Мисуловин
МПК: G06F 11/26
Метки: логических, многоканальное, тестового, узлов
...импульсы записи информаии в ОЗУ 2. Так как на Ч-вход Мх 78 посту ает внешний сигнал "Разрешение записи" соответствует логическому "0", то прохожение импульсов записи в ОЗУ 2 разрешео. При считывании информации на ОЗУ 2 а Ч-входе Мх 78 сигнал "лог.1" и в ОЗУ 2 50 оступает константа, соответствующая "ог,1",Конец записи одной команды происходит при переполнении Сч РЗ 67. Сигнал с выхода " О" Сч РЗ 67 блокирует поступле ие через элемент 2 И 64 тактовой частоты 9 на вход "-1" Сч РЗ 67; переводит в единичное состояние В 5-триггер 63; Тг Зн 41 и5-триггер 47 переводятся в нулевое состояние; происходит останов КТС-ГТИ 40,Происходит опрос элемента И 21 в БУ 6 и в случае наличия на его входах команды "Конец теста" происходит выработка сигнала...
Устройство для тестового контроля логических узлов
Номер патента: 1837297
Опубликовано: 30.08.1993
Авторы: Амбалов, Еськов, Пугач, Тырин
МПК: G06F 11/26
Метки: логических, тестового, узлов
...с вместно с сигналами ДЗП или ДЧТ в зав симости от направления обмена инфорацией с абонентами устройства, сигналы ЗП и ДЧТ с шинного формирователя 15 передаются на дешифратор 3 для стробиров ния в нем адресов абонентов и собираютпо ИЛИ на элементе 25, Сигнал "0" с в хода элемента 20, проходящий через элеент НЕ 23, и сигнал с выхода элемента 25, пооступая на входы элемента И - НЕ 26, форируют на выходе элемента 26 сигнал ОТВ, о означающий окончание цикла обмена сВМ, СИГНАЛ "1" с выхода элемента 23, о разованный сигналом "0" с выхода алел ента 20, и сигнал ДЧТ. поступающие на в оды элемента И 27, образуют на его выхое сигнал "1", который используется для пер ключения шинного формирователя 14 на передачу информации абонента с ШД на...
Устройство для воспроизведения логических функций
Номер патента: 1837330
Опубликовано: 30.08.1993
Автор: Митькин
МПК: G06E 3/00
Метки: воспроизведения, логических, функций
...осстанооление исходной (характернай 1 для мнового состояния) ориентации асей макул жидкого кристалла (слоя 39) и ри водит 20 тому, что поток счигыоакицего излучения 1, создаваемый источником 7 и прашедий светофильтр 8. поглощается в электротическом слое 39, 3 значит, нд входе топриемника 12 отсутствует соетаоай па к. На выходе фотоприемника 12 и усилиля 29 сигнал равен О, а значит, с раоляемого источника питания 30 подает- некоторое напряже,1 ие 1.эо 2 питания,Белина которого больше величины порогового 30 Н с л к Г о с О ор 2.После прекращения постув од оптически управляемога тра2 потока Фвх 2 (например прин и затвора 28). на выходе второектроннога инфорлационнос оль угодно дол го удерживаетсяи е входного транспаранта 17 вт вающего...
Анализатор логических сигналов
Номер патента: 2005329
Опубликовано: 30.12.1993
Автор: Турченков
МПК: H03K 5/24
Метки: анализатор, логических, сигналов
...величина напряжения на резисторе 5 прямо пропорциональна числу входных напряжений на шинах 4,При напряжении на резисторе 5 менее напряжения установки на шине 17 выходные напряжения с выходов кампараторов 1 и 2 равны нулю, вследствие чего равны нулю напряжения на выходных шинах 12 и 15, а на выходной шине 10 имеется высокое напряжение, которое сигнализирует о том, что число входных сигналов на шинах 4 меньше 25 ЗО заданнога количества 35 При напряжении на резисторе 5 болеевеличины напряжения на шине 17, но менее величины напряжения на шине 18 выходное напряжение высокое только с выхода компаратора 1, транзистор 13 насыщен током 40 базы, протекающим через резистор 14 ивнутреннее сопротивление кампаратора 2.и поэтому на выходной шине 12...
Преобразователь логических уровней
Номер патента: 1593538
Опубликовано: 20.04.1996
Авторы: Адамов, Кравченко, Пархоменко, Хворостин
МПК: H03K 19/0175, H03K 19/0952
Метки: логических, уровней
ПРЕОБРАЗОВАТЕЛЬ ЛОГИЧЕСКИХ УРОВНЕЙ на полевых транзисторах с барьером Шотки, содержащий входной дифференциальный каскад, который состоит из первого и второго переключательных транзисторов, истоки которых подключены к стоку транзистора управляемого генератора тока, исток которого соединен с анодом диода, катод которого подключен к отрицательной шине питания, затворы переключательных транзисторов входного дифференциального каскада соединены с входами устройства, стоки подключены через соответствующие генераторы тока к положительной шине питания, а также к затворам транзисторов первого и второго выходных истоковых повторителей соответственно, стоки которых подключены к положительной шине питания, а истоки подключены к анодам соответствующих...