Патенты с меткой «логических»

Номер патента: 1524053

Опубликовано: 23.11.1989

Авторы: Высоцкий, Резаков

МПК: G06F 11/00

Метки: анализа, логических, микропроцессорных, систем, состояний

...33 сигнала логической "1" Если режим работы устройства организован таким образам, гто запись в запоминающее устройство 35 происходит, пока не выполнилась цепочка условий, то триггер 33 предварительно устанавливается в состояние "0" и этог режим называется "Останов". При паяцлении на второгг входе триггера 33 сигнала логической "1" триго ер устаианливае-ся ви блокичуетсз работа счетчика 32, Ззпоггинающее устройство 35 переводится н режим чтения, а адрес ячейки памяти запоминающего устройства 35 определен ипфорг 1 аг 1 ией на третьем входе коммутатора 34, Если режим работы устройства органп.овал таким образом, что сначала выполняется цепочка условий, а затем происходит запись в запоминающее устройство 35 с последующим астаноном по...

Номер патента: 1529153

Опубликовано: 15.12.1989

Авторы: Ващенко, Лавриненко

МПК: G01R 31/3177

Метки: логических, схем

...на выход элемента 2 отрицания равнозначности передается логическое состояние входного сигнала, так как Р-триггер 5 находится в нулевом состояниииэ-за наличия на его В-входе импульсов от генератора 4. При этомпри наличии на шупе высокого уровняиндикационный элемент светится, апри низком не светится.Работа схемы при наличии неустойчивой неисправности, которая вызынает кратковременное пропадание импульсной последовательности,Р-триггеры 6 и 13 периодическиустанавливаются н единичное состояние последовательностью импульсов,вырабатываемой генератором 9 импульсов, с периодом следования Т исдвинутых но времени на полпериода.На С-входы Р-триггеров 6 и 13 поступает входная последовательностьимпульсон с контролируемой точкисхемы, которая...

Номер патента: 1531157

Опубликовано: 23.12.1989

Авторы: Ботвиник, Лавров, Сахаров, Черняк

МПК: H03K 19/00

Метки: логических, перепадов, формирователь

...которого соединен с эмиттером второго эмиттерного повторителя, коллекторы транзисторов дифференциального каскада подключены к шине питания, а базы транзисторов дифференциального каскада являются информационными выходами Формирователя логических перепадов. формирователь логических перепа дов работает следующим образом.Напряжение питания подается на шину 3 питания, к которой подключены коллекторы транзисторов 1,2,8 и 9. Ввиду того, что транзисторы 8 и 9 дифференциального каскада топологически идентичны и одинаковы по величинерезисторы 6 и 7, а также топологически идентичны транзисторы 10 и 11 ге" ,нераторов тока, то очевидно, что прн35равных напряжениях на входах 4 и 5 фор.мирователя напряжения на выходах 13и 14 тоже равны.Так как...

Номер патента: 1550507

Опубликовано: 15.03.1990

Авторы: Авгуль, Егоров, Супрун

МПК: G06F 5/00, G06F 7/00

Метки: логических, полиномиального, разложения, функций

...еахОех ве вхв.) Ю (х вух-у 1 уХ,в,к)Выполнение разложения (2) по переменным хЕ ,ХЕ ехЕ дает возможв 1 Кность предс 1"авить произвольную логи- ЧЕСКУЮ ФУНКЦИЮ Е(ХХ 2,е,Х) В ВИ- де полиномиальной суммы (1) логических функций и-К переменньвх юз(хЕве,хе ), причем 1 хЕ ,х Еоф к.ее ка 1 в еех 2Х 1 Х 1 е ев ехе/1 Х Е вХ Е е еееХ 2 1 еИсходным для йостроения таблиц ис" тинности Функций является вектор знаЧЕНИй т,=(уу ,Еу К) Ь Еуе 1 Эв,ураэлагаемой Функции Я Г(хх х ,. Полагаем, что разложение производится последовательно по переменным хе,х ех еЛалее Формируется последовательность векторов ю ,ч й, компоненты которых вычисляются согласно следующим рекуррентным соотношениям:С 1 ь 2 ььь Ье,2 1 с, 150.07 В соответствии с принеденным алгоритмом...

Номер патента: 1553980

Опубликовано: 30.03.1990

Авторы: Плутов, Ульянцев, Чеберкус, Шуть

МПК: G06F 11/26

Метки: блоков, логических

...на вход управления сдвигом регистра 17 настройки. Таким образом, инФормация в регистре 17 остается неизменной во время прохождения теста.Логическая единица с прямого выхода триггера 44 поступает на второй вход элемента ИЛИ 48, единица с выхода которого сбрасывает счетчик 33 тактов. Во время прохождения теста информация в сцетцике 33 и на его выходе переноса, а также в регистре 34 количества входов не изменяется. Информация с выхода регистра 34 поступает на выход 24 блока 8 управления и далее на вход 27 блока индикации (см. Фиг.1) для индикации числа входов контролируемого блока 2.Логическая единица с прямого выхода триггера 44 поступает на первый вход элемента И 46 и разрешает прохождение тактовых импульсов на выход 20 блока 8...

Номер патента: 1559335

Опубликовано: 23.04.1990

Авторы: Авгуль, Супрун

МПК: G06F 5/00, G06F 7/00

Метки: логических, полиномиального, разложения, функций

...(2) ээ- , егде ш = 2 , 1 = 0,12 - 1;- 1,2 пз и 1 = 1,2;,1 с.ЗНаЧЕНИЕ фуНКцИИ Сз 1(Х кз ззХп)на ч-м наборе геременных ХзкЦ = 0,12 - 1; з = О,1. ,2зз--1)совпадает с (2 з е тг е 1)-йкомпонентой вектора зз,В соответствии со сказанным компоненты вектора зз (1 с = 1,2 п)формируются на выходах 20 и 21 логических блоков 1 с-ой группы. Дешифратор и иэлемент ИЛИ обеспечиваютпрохождение компонент сформированного вектора 7 на соответствующие выходы устройства,35 40 45 Обозначим через г(с 1 = 1,2и) сигнал на первом настроечном входе 16 логических блоков с 1-й группы. Тогда на первом 20 и втором 21 выходах логических блоков а-й группы реализуются логические Функции соответствен 55 с(, = 1 Зз(зе)(21, гс Ч сС(1 з з 132) 3х х О х 1 х О О О х 1 0О О О О О...

Номер патента: 1562864

Опубликовано: 07.05.1990

Авторы: Давыдов, Засядько, Поутанен

МПК: G01R 31/3177

Метки: логических, функционально-параметрического, элементов

...нуля и единицы с первыхвыхоДов блока 17 задания граничных 20уровней. Если к моменту стробироваиияуровень выходного сигнала контролируемого элемента б (поступающего с выхода коммутатора 7) больше граничногоуровня логического нуля и в то жевремя меньше заданного уровня логической единицы, то с выхода компара"тора 16 на третий информационныйвход анализатора 11 неисправностипоступает сигнал Брак". Таким образом одновременно с функциональнымконтролем осуществляется контрольуровней выходных сигналов элемента 6,После получения первой суммарнойсигнатуры элемента 6 по всем его выходам сигнал, поступающий с разряда1.+1+1 счетчика 2 на стартстопный входанализатора 1 О, изменяется с логического нуля на единипу. В результатеформирователь сигнатур...

Номер патента: 1562865

Опубликовано: 07.05.1990

Авторы: Байда, Локазюк, Перевозников

МПК: G06F 11/30

Метки: логических, схем

...2 и измеряют ток в цепи в точке 7 - нулевая шина с помощью микроамперметра 8, Далее, установив на входах 4.1 -4,п логическую "1", разрешают (подачей необходимого уровня сигнала на входы 6,1 -6.п) передачу информации (логических "1") на магистраль 2, Анализируют установившийся логический уровень на магистрали, При наличии "1" анализируют изменение тока в цепи общая магистраль - нулевая шина, Зная насколько изменяет ток один,.подключенный шинный формирователь, передающий "1", проверяют соответствует ли общее изменение тока в цепи количеству подключенных шинных формировате; лей, В случае, когда величина изменения тока меньше рассчитанной суммы то-, ков, передаваемых каждым формирователем констатируют характер искомой неисправности....

Номер патента: 1562866

Опубликовано: 07.05.1990

Авторы: Мелешко, Нуров, Ребров

МПК: G01R 31/3177

Метки: входных, инвертирующих, логических, напряжений, пороговых, элементов

...для логических элементов, изготовленных по ТАЛИП технологии в соответствии с техническими условиями принимается: уровень выход 5 ного напряжения логической единицы может принимать значения в интервале (0,7-1,0)ц, а уровень выходного напряжения логического нуля - (О -0,3)ц.10Поэтому входные пороговые напряжения логических элементов (фиг.2) определяются как такие входные напряжения, при которых выходнь 1 е напряжения принимают значения О, 9 ц и 0,1 ц, т. е. здесь и далее Л= О, 9, В = 0,1. Тогда выражения (3) и (4) перепишут-. ся так 66напряжений инвертирующих логическихэлементов содержит контролируемый инвертирующий логический элемент 1,блок 2 задания режима по постоянномутоку, резисторный аттенюатор 3 с регулируемым коэффициентом...

Номер патента: 1564623

Опубликовано: 15.05.1990

Авторы: Дворкин, Созин, Туробов

МПК: G06F 11/22

Метки: логических, многоканальное, тестового, узлов

...элемента И-НЕ, выход седьмого элемента И-НЕ и шестой вход задания режима работы узла соединены соответственно с Б- и К-входами четвертого КБ-триггера, выход которого соединен с вторым входом восьмого элемента ИНЕ, выходы первого и третьего элементов И соединены соответственно с первым и вторым входами элемента ИЛИ-НЕ, выход которого соединен с вторым входом второго элемента И и входом пятого элемента НЕ, выход которого соединен с вторым, входом элемента И-НЕ с открытым коллектором, выход которого соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, с выходом генератора уровня логической единицы и является входом-выходом узла, второй выход неисправности которого соединен с третьими входами второго элемента И, элемента И-НЕ с открытым...

Номер патента: 1564624

Опубликовано: 15.05.1990

Авторы: Козлов, Чванов

МПК: G06F 11/30

Метки: блоков, логических

...Задержанным импульсом черезэлемент ИЛИ 8 производится сбросстаршей единицы в блоке 2 и установка счетчика в следующее состояние.На выходах блока 2 появляется кодследующей старшей единицы а на соответствующем информационном выходе появляется высокий уровень. Происходит запись очередного кода выделенной единицы в блок памяти Таким образом происходит последовательная запись в блок памяти кодов всех записанных единиц по входам 14, При записи кода последней единицы на выходахблока 2 появляется нулевой код и навыходе дешифратора 5 появляется высокий уровень, который через формирователь 10 импульсов и элемент ИЛИ 9осуществляет сброс счетчика 6 в нулевое состояние, переключает блок памяти в режим чтения и подключаетблок...

Номер патента: 1564629

Опубликовано: 15.05.1990

Авторы: Емельянов, Михейкина

МПК: G06F 11/26

Метки: блоков, логических

...2потенциального согласования) и на инФормационный вход блока 5 сравнения.Одновременно сбрасываются триггерыузла 7.Р еакции контролируемого логического блока 13 поступают на информационныи вход мультиплексора 6, который взависимости от комбинации сигналов наадресном входе, поступающей с выходаблока 4 управления, подключает очередной выход кснтролируемого логического блока 13 к информационным входамсигнатурного анализатора 8 и узла 7,работа которых стробируется синхроимпУльсами, поступающими с выхода блока 1 синхронизации. Сигнал с выходаблока 4 управления, поступающий насинхровход коммутатора 9, подключаетвыход сигнатурного анализатора 8 илиузел 7 к информационному входу блока5 равнения, на котором происходятсравнения реакции...

Номер патента: 1566365

Опубликовано: 23.05.1990

Авторы: Дашенков, Зайцева, Тупиков, Шмерко, Янушкевич

МПК: G06F 17/13

Метки: дифференцирования, логических, функций

...в виде матрицы ВАМ,координате Х; по 1ВАЛ= Х ве Хо Эти вычисления выполняются для всех 20 столбцов матрицы ВАМ, В рассматриваемом примере результат вычисленийимеет вид: 3 ВЛИ Д Х 30Рассмотрим Функционирование устройства, когда необходимо вычислитьпроизводную второго порядка системылогических функций по координате У.Этот случай, как и предыдущий,иллюстрируется на биг. 9 и соответст вует нижней окружности (последовательное дифференцирование выполняется по часовс" стрелке). Системалогических Функций задается той жама-рицей ВАМ, что и в предыдущем 45 случаеВ блок 1 Формирования наборов заносится вектор исходных данных У = 211111 21150Элементы вектора поступают на входы сумматоров 2 по модулю К, Представленный на Фиг. 7 операционный граб...

Номер патента: 1589288

Опубликовано: 30.08.1990

Авторы: Костюк, Моисеенко

МПК: G06F 7/06

Метки: выполнения, логических, операций

...И 12, где выполняется операцж 01 ЦП, = П+б, Таким образом, на выходах группы элементов ИЛИ 12 имеется код Презультата сложения множеств А и В, а на выходах группы элементов И 7 имеется код П я результата пересечения множеств А и В, Для декодирования и занесения информации в блок 26 памяти на входах 23 и 24 устанавливаются следующие коды операци; вход 23 - "1",вход 24 - "0" для операции сложения;вход 23 - "О", вход 24 - "1" для- операции пересечения; вход 23 - "1", вход 24 - "1" для операции объединения, При сигнале "О" на входе 24 сигнал "1" на входе 23 открывает группу элементов И 13, на входы которых пос-. тупает код Пи через группу эле" ментов ИЛИ 15 подается на вторые входы группы элементов И 16, "1" на входе 23 через элемент ИЛИ 4...

Номер патента: 1594456

Опубликовано: 23.09.1990

Авторы: Корбашов, Семин, Спирин

МПК: G01R 31/3177

Метки: логических, переключения, сигналов, формирования, элементов

...генератор 1, пьезоэлектрический трансформатор 2 поперечно-продольного типа, щуп 3. Выход задающего генератора 1 соединен с входом пьезоэлектричес кого трансформатора 2 поперечно-про - дольного типа, выход которого соединен со щупом 3. Устройство работает следующим обра 35зом.Задающий генератор 1 представляетсобой генератор гармонических сигналов,настроенный на резонансную частотутрансформатора 2, работающего в режи 40ме холостого хода. Напряжением генератора 1 возбуждается трансформатор2 и выдает на щуп 3 монотонно увеличивающееся напряжение на испытуемыйлогический элемент. В этом режиме45трансформатор 2 является источникомтока, изменения его резонансной частоты не происходит. При переключениииспытуемого логического элемента воз-...

Номер патента: 1594457

Опубликовано: 23.09.1990

Авторы: Николаев, Храпко

МПК: G01R 31/04, G01R 31/3177

Метки: блоков, контактирования, логических

...сигналы логической "1", которые фиксируются в регистре 5 и индикаторе 7, указывая каналы, содержащие дефекты контактиро-.вания. Кроме того, элемент ИЛИ 6 вырабатывает общий сигнал отказа, который также индицируется на индикаторе 7.В случае отсутствия каналов с деектами контактирования индикатор 7не включается, что указывает на наличие внутренней неисправности в объекте испытаний. При нормальном контактированиипервый и второй контакты соединенымежду собой через тело вывода объекта контроля, т.е, на оба входа элемента блока 4 поступают одинаковыесигналы, что соответствует состояниюлогического "О на выходе элементаМ 2 блока 4 и указывает на отсутствиедеФекта,Анализ контактирования осуществляется в статическом состоянии, когдасигналы на...

Номер патента: 1596291

Опубликовано: 30.09.1990

Авторы: Зедгинидзе, Манукян, Норакидзе

МПК: G01R 31/3177

Метки: логических, микросхем, проверки

...с генератора 14), 5при условии, что даньый вывод микросхемы 1 является входом, появляетсяположительный перепад от потенциалалогического нуля к промежуточному потенциалу 11, при этом триггер 19 из 20исходного нулевого состояния перебрасывается в единичное,Если данный вывод функциональноявляется выходом микросхемы 1, то на .нем присутствует либо потенциал логического нуля П, либо - логическойединицы Б который не изменяется вмомент отключения Вывода микросхемы1 от шины нулевого потенциала, Триггер 19 при этом сохраняет исходноенулевое состояние.Задним фронтом первого тактовогоимпульса (перепад с уровня логического нуля в логическую единицу) проис-.ходит замыкьние анлогового ключа7,состояние счетчика 15 увеличиваетсяна единицу, что...

Номер патента: 1596340

Опубликовано: 30.09.1990

Автор: Вербовецкий

МПК: G06F 13/14

Метки: блок, блоков, логических, оптических, оптической, связи

...15, первый выход которого через телескоп1 б оптически связан с лазером 17,а второй выход куба является выходомузла 3. Оптически управляемый транспарант может быть выполнен на основе жидких кристаллов. Узел 3 может ,состоять также, например, из оптически связанных дифракционной решетки и матрицы голограмм, которые могут быть выполнены, например, на отбеленных фотослоях или желатиновых слоях. Узел 4 синхронизации (фиг.2) может содержать генератор 18 синхроимпульсов и формирователи 19 и 20управляющих сигналов.Блок оптической связи оптическихлогических блоков работает следующим образом,Предположим, чтологический блокА, имеющий 1. (где= 1, 2, Зг;г - число логических ячеек в блокеА) выходов, необходимо оптически связать с К (где К = 1, 2, Зп;...

Номер патента: 1599860

Опубликовано: 15.10.1990

Авторы: Кондратеня, Старовойтов

МПК: G06F 11/30

Метки: блоков, логических, функционирования

...тем самым блоков сопряжения, в которые должна поступать тестовая информация программы контроля. Если контролируется толькоодин из логических блоков, подключенный, например, к первому блоку сопряжения устройства, то первым словом программы контроля должно быть ко. командное слово ВЫБОРКА БС с единицей с восьмом разряде, Адресный байт этого слова поступит в дешифраторкоманд, на выходе 40 которого будет сформирован сигнал записи разрядов данных командного слова в регистр 12. В первый разряд регистра 12 будет записана единица из разряда шины 17 . блока памяти, Сигнал ЗАГР БС 1 с выхода регистра 12 разрешит прохождение программы только в первый блок сопряжения, во все другие блоки сопряжения программа контроля в данном случае не поступает,...

Номер патента: 1603401

Опубликовано: 30.10.1990

Автор: Вербовецкий

МПК: G06E 1/02

Метки: блок, блоков, запоминающего, логических, оптической, связи, устройства

...вход которого располагается в передней фокальыой плоскости этих объективов и является входом узла 3. На выходе каждого объектива первой группы располагается второй поликубический мультипликатор, на выходах которого установлена вторая группа1 объективов, образующая с первой телескопические системы, каждый объектив второй группы связан с входом тре01 6Оптические сигналы с выхода корректирующего узла 2 поступают на вход узла 3 мультиплицирования пучков и размножаются таким образом, чтобы они при сутствовали одновременно на всех его К-ых выходах,Таким образом, на любой 1-й вход одновременно всех К-ых блоков В может поступать оптический сигнал от любого 1-го выхода блока А. При этом топология связи блока А с блоками В может...

Номер патента: 1605237

Опубликовано: 07.11.1990

Авторы: Белков, Братальский

МПК: G06F 11/22

Метки: блоков, дефектов, логических, поиска

...в блоках 1 и 1и режим начальной установки в триггерах 3 и 3. Начинается рабочий цикл устройства. Счетчик ч по импульсам 9 пересчитывает адреса на адресных входах блоков 1 1 и 1. В каждом такте производится чтение из блоков 1и 1 и одновременно поступает информацйя с щупов 7и 7. Соответствующие данные сравниваются на схемах 2 и 2 сравнения. При отсутствии сбоев сравнение происходит в каждом такте, триггеры ошибок не срабатывают, индикаторы не35 загораются. Циклы контроля проходят непрерывно до тех пор, пока не появит-. ся случайный сбой. В момент появления сЬоя на выходе одной из схем 2, 240 появится сигнал несравнения, который по ближайшему импульсу 9 захлопнется в соответствующий триггер 3, 3 ошибки и появится на индикационном...

Номер патента: 1608672

Опубликовано: 23.11.1990

Авторы: Кокоровец, Новиков, Пахмутов, Солоха, Ушаков

МПК: G06F 11/26

Метки: блоков, логических

...выходов, Процесс прекращается по переходу в нулевое состояние сигнала на выходе 54, либопо переходу в единичное состояниестаршего разряда счетчика 31,2 блока 10 управления, которое через элемент НЕ 27.1 также прекращает проверку объекта 12 контроля. Режим проверки заканчивается снятием сигналас входа 57,Режим вывода начинается с установки сигналов на входе 58 в единичноесостояние, на входе 56 - в нулевое,На входы 18, 20 Формирователя 1 сблока 10 управления поступают нулевые уровни сигналов, поэтому его выходы неизменны, содержание блока 48также не изменяется,Так как на восьмом входе блока 10управления присутствует единичноесостояние, то по переходу сигналана входе 57 с нулевого в единичноеэлемент И 29.2 на выходе 26 блока...

Номер патента: 1619247

Опубликовано: 07.01.1991

Авторы: Мардаре, Олейник, Пушняк

МПК: G06F 7/00

Метки: логических, реализации, функций

...И 25 тактовых импульсов. На этом цикл обработки (определения значения Функции для данного набора значений аргументов) заканчивается. Если же значение старшего . разряда регистра 7 равно лог. "0", то прохождение тактового импульса через элемент И-НЕ 27 блокируется, сброса счетчика 36, триггера 20, а также выработки признака окончания обработки не происходит. Если при этом на входе 10 признака готовности аргумента установлен уровень лог. "1", то на входе 12 значения аргумента устанавливается значение очередного аргумента, подлежащего обработке, номер (двоичный код) которого представлен информацией на входе номера аргумента 11.В этом случае на третий вход элемента . И-НЕ 29 поступает сигнал лог. "1", Тактовый импульс через элемент И-НЕ 29...

Номер патента: 1619331

Опубликовано: 07.01.1991

Авторы: Иванов, Левицкая, Мифтахов, Савин, Сидуков

МПК: G09B 19/00

Метки: логических, обучения, проектированию, узлов

...тре Еаясера при контроле,наЕрЕср устройстза, имео его шестьнх(тдогз и ВОГе 1 ь ныхоДОВ, В этом слутсаС. ДНО ЯЧЕЙЕСП С ЗЛЕМЕЕта;:,И 11 СПОЛтьзтУ".1 от с (Е,е ЛЯ е 1 е е р а и (1 1 вх Од и ь н О зД сй с тГ 1 И;, Цне 51 чйЙЕЕ(т - дтля формнпона 1;ия1 а , -, а , . аЯко; тРОльного ссцаа ВыхоД ОДного изгенераторов 1 по (кзпочаетск входу(Ееоет:55 сронателе 2 пс.рный и второй ,тзьрсоды кОтор 01 О подклю 1 а 10 ся соотве .с т .Н 110 к езхог(ае С яч ее с ГенераторовВХО;(,;ЫЗС НОЗД(.ЙСТРЕй И К тЗ ОггагЯЧ(.-Са (ОорМИр ОТгя КО(а а ЕЗ От Го 1 СОда Еперс ньЕ н Ходторо(0 гснера"то,а 1, рабсг(а:,сг о н од ночном ре" киме, образует шину сброса и подклю-,, 1 чается к не одам В гсех ячеек, испогьзуеощихся н качестве средств д 1 агностиронанпя,...

Номер патента: 1619332

Опубликовано: 07.01.1991

Авторы: Иванов, Левицкая, Мифтахов, Сидуков

МПК: G09B 19/00

Метки: логических, обучения, проектированию, узлов

...пятого триггера9 б17 и т.д. Вернемся к примеру, рассмотренному на фиг,2, Узел 12 обеспечивает подключение к первым входам сумматора 14 элементов 18 и 13 либо сигналов лог, "0", либо сигнала с выходаэлемента 16. Характер подключаемых:сигналов определяет коэффициент пересчета счетчика 11 и вид последовательности его переключений. Возможно.,подключение первых входов сумматора 14, элементов 18 и 13 к шинелог."1". Узел 12 может быть реализован, например, на четырех переключателях на три положения и одно направление, В зависимости от положения такого переключателя на соответствующийвыход узла 12 поступает либо "0",либо "1", либо сигнал с выхода элемента 16.Пусть, например, на всех выходахузла 12 постоянно присутствует сигналлог ."0" ....

Номер патента: 1624458

Опубликовано: 30.01.1991

Авторы: Анкудинов, Беленький, Торбин, Шепелев

МПК: G06F 11/26

Метки: блоков, логических

...эталонных значениях тока потребления объекта 9 на определенные тестовые воздействия.Датчик 5 тока преобразует уровень тока, потребляемого объектом 9, в эквивалентный уровень напряжения, которнй10 15 20 25 30 35 40 45 50 55 поступает на вход 18 блока 6. На вход 19 блока 6 поступает аналоговый сигнал с выхода преобразователя 4, который преобразует информацию об эталонных реакциях объекта 9 в заданные тестовые воздействия (иэ дискретной формы в аналоговую). Блок 6 вычитает из первого операнда второй, и полученная разность (при поступлении на стробирующий вход сигнала с выхода 14 блока 2) появляется на его выходе 11. Триггер 21 при превышении полученной разностью определенного заранее заданного порога (постоянного для логических устройств...

Номер патента: 1624459

Опубликовано: 30.01.1991

Автор: Заславский

МПК: G06F 11/26

Метки: блоков, логических

...блока 9 на наличие неисправностей, приводящих к искажению информации о третьем состоянии на выходах этого блока.По сигналу "Пуск" триггер 14 устанавливается по счетному входу в нулевое состояние и с его инверсного выхода разрешающий сигнал "1" подается на входы 22 элементов 17. Дальнейшая работа устройства происходит так же, как и в первом цикле проверки, Только во втором цикле на информационные входы сигнатурных анализаторов 11 поступает информация о третьем состоянии выхода блока 9. Сигнал с каждого иэ выходов блока 9 преобразуется шифратором 12 и с выходов 22 через элементы 17 и 18 подается на информационный вход анализатора 11,По завершению второго цикла работы устройства в анализаторах 11 фиксируются сигнатуры, отражающие...

Номер патента: 1624482

Опубликовано: 30.01.1991

Авторы: Дубчак, Красиленко, Одиноков

МПК: G06E 1/00, G06F 15/66

Метки: вычисления, изображений, логических, оптоэлектронное, функций

...с изображением Х 1, так как все разряды счетчика вначале обнулены, результирующее иэображение перемножается с Х 2, получается Х 1 Х 2 и т.д т,е. на сигнальном выходе последнего ОУТ 1 л формируется за первый такт изображение ОХ 1,Хл, а в случае, если О изображение "1" по всей апертуре, т.Х 1 Хл, полученное изображение перемножается на ОУТ 4, управляющим оптическим входом которого является иэображение маски из ОЗУ, расположенной по О-м, адресу, разрешающей выполнение заданной логической функции при данном состоянии аргументов Х 1 Хл, Используя квжрый раз новую маску можно менять тип логической операции по всей выходной апертуре и по каждой ячейке в отдельности. Например, если для двух изображенийХ 1 и Х 2 по фиксированной ячейке нужно...

Номер патента: 1629883

Опубликовано: 23.02.1991

Авторы: Линков, Филин

МПК: G01R 31/28

Метки: блоков, логических

...допуска и диагностирования координат неисправности), на второй вход которого подается контролируемый сигнал с выхода схемы 6 согласования.Устройство работает в трех режимах; Формирование эталонного сигнала, Формирование допусковой зоны и Работа устройства на разбраковку и диагностику.Режим Формирование эталонного сигнала.В разъем 17 ЭВМ вставляется эталонная плата 16, первый переключатель 11 режимов Запись поля допусков - контроль на несколько секунд переводится в положение Запись поля допусков, а второй переключатель 12 режимов - в положение Контроль. При этом блок 8 памяти эталонных сигналов работает только в режиме записи. 25 30 35 40 45 50 55 При поступлении с эталонной платы 16 синхронизирующего сигнала Старт запускается...

Номер патента: 1633388

Опубликовано: 07.03.1991

Авторы: Авгуль, Егоров, Костеневич, Супрун

МПК: G06F 5/00, G06F 7/00

Метки: арифметического, логических, разложения, функций

...алгоритма (фиг. 4) с учетом его и-тактовой реалиИ -зации на олпом столбце из 2 вычитателей. Соединение второй группы информационных входов коммутаторов при разрешающем сигнале на втором, третьем и четвертом выходах ЛешиАратора 2 (соответственно состояния счетчика 00101 Г),011) отмечено на Лиг,1. Коммутаторы по управляющим входам являются (п+1) -канальными, канальность по информационным входам определяется разрядностью соответствующих регистров.В качестве примера на Лиг.2 представлена Аункциональцая схема первого .коммутатора 4, содержащего четыре элемента И-ИЛ 1 121 - 1. (по числу разрядов регистра 6);и+1=4 управляющих входа 13- 134, на которые подаются соответственно сигналы ЪЪ с выходов лелийратора 2, где 1 (1 = О, 1, 2, 3) - сигнал на...