Устройство для контроля и диагностики логических узлов

О П И С А Н И Е ( )960825ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскмкСоцмалмстмчесимиРеспублик(51)М. Кл. 6 06 Е 11/16 Ркудэротвениый комитет СССР ио долек изобретений и открытийДата опубликования описания 23 . 09 . 82(72) Авторы изобретения Чмут .т й 1 Едт,ТЕКИИЦЕС 1;,;:сислнрп;( В. Д. Руденко, А. Н. Толкачев и В. Е(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИКИ ЛОГИЧЕСКИХ УЗЛОВ1Изобретение относится к вычислительной технике и предназначено длятестового контроля и диагностики логических блоков, узлов, приборов,Известно устройство для испытаниялогических блоков, содержащее генератор тактов, генератор случайныхкодов, эталонный и логический блоки,блоки сравнения и управления, дешифратор, сумматор по модулю два, коммутатор 1),Однако для проверки логическогоблока в этом устройстве необходимоиметь такой же, но эталонный (т, е.заведомо исправный) логический блок,который не всегда имеется в наличии.Кроме того, проверка блоков производится слуцайными кодами, что снижаетполноту контроля и увеличивает времяпроверки блоков.Известно также устройство для контроля логических блоков, содержащеепроверяемый логический блок, коммутатор, блок усилителей и нормализа 2торов, магистральную шину, временной и амплитудный дискриминаторы, бло.ки ввода-вывода, ввода и пецати,пульт управления, блоки проверки стандартных ячеек, состоящие из блоков ус тавок, компараторов, блоков управле.ния уставками, регистрации и управления, схему ИЛИ, генератор тестов 21.Недостатком этого устройства является то, что генератор тестов перебирает все возможные комбинации входных сигналов. Это приводит к избыточности теста и увеличивает время проверки блоков. Кроме того, устройствоможет проверять только отдельныестандартные ячейки, для каждого типакоторых в устройстве имеется отдельный блок проверки. Это ограничиваетобласть применения устройства.Наиболее близким по технической 20сущности к предлагаемому являетсяустройство для тестового контроля цифровых узлов цифровой вычислительноймашины, содержащее блок памяти, пред1996082навливается в состояние, при котороминформация с входа 1 устройства через схему И-ИЛИ 3 поступает на преоб;разователь 14 кода (блоки С 2, С 1,Фиг; Щ . При отсутствии признакатриггер 48 устанавливается в противоположное состояние, при котором инФормация с входа 1 устройства поступает на вход регистра 8 сдвига черезэлемент И-ИЛИ 3 ( блоки. С 2, С 3, фиг. 4 о)ыПосле определения режима сигнатурного анализа управляющий автомат 30переходит в состояние анализа сигнала(блок 02, фиг. 4 д), поступающего откнопки, установленной на щупе, подключенном к входу 1 устройства. Приналичии этого сигнала, поступающегона вход условий управления автомата30, на выходах 62 формируются сигналыначала и конца записи (блоки Е 2, К 1, 26фиг. 4 ГГ которые поступают на триггер 42, формирующий. сигнал, которыйразрешает запись информации, поступающей с входа 1 устройства. Если сигналот кнопки отсутствует, сигналы нача- Ила и конца записи не Формируются.Далее производится считывание изблока 13 памяти наборов тест-программы и запись в блок 16 памятиошибок,ответных сигналов от проверяемого ЗЕустройства, Для этого с выхода дешифратора 35 поступает сигнал обращенияк узлу 38 памяти через элемент ИЛИ33, одновременно запрещается прохождение сигнала сопровождения числа отузла 38 памяти на вход счетчика 31через коммутатор 32, а считанное числс записывается в регистр 40, и определяется режим работы блоков 13 и 16памяти, Информация последнего Раэря 46да регистра 40 запрещает работу коммутатора 34, а через элемент ИЛИ 39разрешает переход счетчика 31 в следующее состояние. Информация из регистра 40 поступает на информационныевходы коммутатора 36, который управляет работой дешифратора 37. Выходные сигналы дешифратора 37 управляютработой блоков 13 и 16 памяти,После считывания из блока 13 па 50мяти и записи в блок 16 памяти узел"51 сравнения сравнивает состояниесчетчика 47 и регистра 46 (блок С 2,Фиг, 40), Если содержимое счетчикане равно содержимому регистра 46,к состоянию счетчика 47 прибавляется55единица (блок С 3, фиг. 4 о), т, е. изменяется адрес блоков 13 и 16 памяти.Далее анализируется первый служебный 5 20байт на наличие признака режима останова по номеру набора, Если этого признака нет, автомат переходит в остояние выдачи следующего набора на проверяемое устройство (блок Г 2, Фиг. М). При наличии признака режима останова по номеру набора узел 28 сравнения сравнивает код счетчика 47 с кодом второго служебного байта, записанного в регистр 15 (блок 3 3, Фиг, 4 б), Если состояние счетчика 47 и регистра 15 (вторая группа разрядов) не равны, управляющий автомат 30 переходит в состояние, при котором на проверяемое устройство выда-ется следующий набор тест-программы. При равенстве содержимого счетчика 47 и регистра 15 выдача следующих кадров тест-программы производится после нажатия кнопки "Пуск" (блок Э 3, Фиг. 4 о).При равенстве состояний счетчика 47 и регистра 46 (блок С 2, Фиг, 46), что означает выдачу на проверяемое устройство всей тест-программы, управляющий автомат 30 выдает сигнал конца записи (блок Н 1, Фиг. 4 о) и переходит к анализу первого служебного байта на наличие в нем признака циклической йередачи. Если этого признака нет, управляющий автомат 30 переходит в состояние вывода информации на блок 18 терминалов (блок 32 , Фиг, М;блок В 2, фиг. 43). При наличии признака сигнатурного анализа управляющий автомат 30 также переходит к выводу информации. Отсутствие признака сигнатурного анализа переводит управляющий автомат 30 в состояние анализа условия "Конец цикла". Если признака "Конец цикла" нет, авто- . мат переходит в состояние выдачи тест- программы с начала (блок В 2, Фиг, д).Формирователь 49 задержки (фиг. 5) представляет собой линию задержки с выводами с различными значениями времени задержки сигнала (в реальном устройстве 50-1650 нс с дискретностью 50 нс). Эти выводы линии задержки соединены с информационными входами мультиплексора, с выхода которого задержанный сигнал поступает на вход стробирования узла 12 сравнения. Выбор времени задержки сигнала стробирования определяет код, поступающий с выхода регистра 15 на адресные входы мультиплексора.После всех режимов работы (тестовой передачи, циклической или получе5 22наловил и управляющий автомат 30 передает в блок 9 ввода-вывода сигнал "Конец передачи",Передача информации при режимахсигнатурного анализа производитсяаналогичным образом. Особенность заключается в том, что в преобразователе 14 кода хранится два байта информации. Поэтому в этом режиме в регистр 45 (в котором хранится информация о количестве байтов) записываетсякод 2 (блок Е 1, фиг. Щ и команда"Конец передачи" передается после выдачи двух информационных байтов (блок31, Фиг. М),В режиме, когда информационная последовательность с входа 1 устройствазаписывается в регистр 8 сдвига, врегистр 45 заносится число Н = и/8где и - число разрядов регистра 8сдвига (блок Е 2, фиг, 43).После передачи команды "Конец передачи" все устройство переводится в исходное состояние (блок А 1, фиг, 40).Предлагаемое устройство благодарявведению. в его состав новых узлов исвязей обеспечивает работу в цикличес-ком режиме, что расширяет его функциональные возможности, так как обеспечивается проверка контролируемыхблоков в динамическом режиме, и наих входы можно подавать стимулирующиесигналы с достаточно высокой частотой, обеспечиваемой считыванием ин.формации из блока 13 памяти, При этомчастота подачи стимулирующих сигна,лов не определяется скоростьювводатеста из блока терминалов и временем,необходимым для отображения результатов контроля на индикаторах. Циклический режим проверки контролируемыхблоков позволяет наблюдать осциллограммы сигналов контролируемого блока на экране осциллографа, что облегчает диагностику неисправностей. Кроме того, возможна диагностика с егопомощью неисправностей в контрогируемом блоке за счет контроля логических последовательностей в произвольной точке схемы контролируемого блока.и определения ключевых кодов - сигнатур этих последовательностейЭтопозволяет повысить точность локализации неисправности в проверяемом узле. 21 96082 ния сигнатур) управляющий автомат 30 переходит в состояние передачи полученной в результате работы контрольной информации в блок 18 терминалов для отображения на дисплее; для печати или для отображения ЦВИ(фиг. 44).Так как информация, полученная в разных режимах работы, различная, управляющий автомат 30 определяет режим, при котором получена эта инфор О мация (блок В 2, фиг 44). Для идентификации информации полученной при различных режимах работы устройства, в блок 18 терминалов через блок 9 ввода-вывода передаются служебные 5байты (блоки С 1, С 2 С 3, фиг. И), различные для каждого режима работыустройства.Далее, если режим работы - тестовый контроль, производится сброс счетр чиков 44 и 47 (блок 03 фиг. Щ . Счетчик 44 подсчитывает количество байтов, принятых от блока 18 терминалов. Счетчик 47 определяет адрес блока 13 памяти и подсчитывает количество. на боров, принятых от блока 18 терминалов.После этого управляющий автомат 30 начинает выдавать сигналы управления считыванием блока 16 памяти и щ переписывает из блока 16 памяти в регистр 8 сдвига набор информации (блок Е 3, Фиг. М), сдвигает побайтно информацию из регистра 8 сдвига в регистр 4 (блок Г 3, Фиг, 4 В) и передает через, блок 9 ввода-вывода в блок 18 терминалов (блок 63, фиг. М) К состоянию счетчика с передачей каждого байта добавляется единица (блок Н 3, Фиг. М) и сравнивается со- , стояние счетчика 44 и регистра 45, если они не равны (блок Э 3 фиг. И) управляющий автомат 30 переходит в состояние передачи следующего байта (блок Г 3, Фиг. 4 В), Равенство состояний счетчика 44 и регистра 45 свидетельствует о том,. что вся информация данного теста передана. Количество переданных наборов контролируется блоком 51 сравнения (блок 33 фиг. 48) После передачи каждого набора к. состо. янию счетчика 47 добавляется единица и управляющий автомат переходит в состояние управления передачей следующего набора (блок Е 3, фиг. М).5 Равенство состояний счетчика 47 и регистра 46, определяемое узлом 51 сравнения, означает, что все наборы информации переданы в блок 18 терми формула изобретения 1, Устройство для контроля и диагностики логических узлов, содержащее23 960825 2 Й . блок терминалов, блок ввода-вывода, дом.первого регистра, первый вход котри регистра, блок опорных напряжений, торого соединенс выходом регистра каналы по числу контактов проверяемо- сдвига, второй вход первого регистра го узла, каждый канал содержит дешиф- соединен с выходом блока преобразоваратор, переключатель, .узел сравнения, З ния импульсного сигнала в сигнатуру, формирователь импульса; причем .выход выход второго регистра - с первым блока терминалов соединен с.первым входом блока управления, третий вывходом блока ввода-вывода, первый ход которого соединен с вторым входом выход которого соединен с входом блока .элемента И-ИЛИ, третий вход блока ввотерминалов, второй вход блока ввода да-вывода - с второй группой выходов вывода соединен с первым выходом пер- блока управления, третья группа вывого регистра, второй выход блока ходов которого соединена с вторым ввода-вывода .- с входом второго реги- входом блока преобразования кода, втостра и вторым входом первого регист- рой вход блока управления соединен с ра, выходы третьего регистра - со- И выходом второго регистра. ответственно с управляющими входами 2. Устройство по и. 1, о т л и дешифраторов, выходы которых соеди- ч а ю щ е е с я тем, что блок упнены соответственно с первыми входами равления содержит три узла сравнения, переключателей, вторые входы которых пять счетчиков, три коммутатора, два соединены с выходом блока опорных 20 элемента ИЛИ, два дешифратора, узел напряжений, первые выходы переключа- памяти, три регистра, элемент И, два телей соединены соответственно с пер- триггера, элемент. задержки, генератор выми информационными входами узлов импульсов, причем первый вход блока Сравнения, вторые информационные соединен с управляющим входом элеменвходы которых соединены соответствен З та задержки, с первым входом первого но с выходными контактами проверяемо- узла сравнения и с первым информационго узла, входные контакты которого ным входом первого коммутатора, первый соединены соответственно с выходами управляющий вход которого соединен с формирователей, входы которых, сое- выходом первого узла сравнения, втодинены соответственно с вторыми вы- З 0 рой вход которого соединен с выходом ходами переключателей, о т л и ч а - первого счетчика, с .информационным ю щ е е с я тем, что, с целью увели- входом первого регистра, с первым вхочения точности локализации неисправ- дом второго узла сравнения, второй. ностей, в него введен элемент И-ИЛИ, вход которого является первым инфоррегистр сдвига, блок управления, пре- мационным выходом первой группы выхообразователь импульсного сигнала в дов блока, второй вход которого соесигнатурудва блока памяти, причем динен с вторым информационным входом управляющий вход регистра сдвига .со- первого коммутатора и со счетным вхоединен с первым выходом блока управ- дом второго счетчика, выход которого ления, второй выход которого соединен соединен с вторым управляющим входом с управляющими входами узлов сравне- первого коммутатора, третий информания, первая группа выходов блока уп- ционный вход которого соединен с равления соединена с управляющими выходом третьего счетчика, с первым входами первого и второго блока памя- входом первого дешифратора, с первым ти выходы первого блока памяти сое- информационным входом второго коммуь43динены соответственно. с информацион- татора, с первым входом второго дешифными входами дешифраторов, выходы ратора, с информационным входом узвторого блока памяти - с группой ин- ла памяти, управляющий вход которого формационных входов регистра сдвига, соединен с выходом первого элемента выходы которого соединены с входами ИЛИ, первый вход которого соединен с50третьего регистра и с информационны- первым информационным входом третьего ми входами первого блока памяти, ин- коммутатора, с первым входом элеменформационный вход регистра сдвига со- та И, с первым управляющим входом втоединен с выходом элемента И-ИЛИ., пер- рого регистра, свыходом второго девый вход которого соединен с первым шифратора, с информационным входом входом блока преобразования импульс- элемента задержки, выход которого яв 35ного сигнала в сигнатуру и является ляется вторым выходом блока, .первый входом устройства, второй вход эле- выход которого соединен с выходом четмента .И-ИЛИ соединен с вторым выхо- вертого счетчика, управляющий вход25 96 которого соединен с установочным входом первого триггера, со счетным входом пятого счетчика, с управляющимвходом третьего регистра, с управляющим входом первого регистра, со счетным входом первого счетчика, с установочным входом второго триггера, с,выходом первого дешифратора, с вторымвходом первого элемента ИЛИ, с вторымуправляющим входом второго, регистра иявляется первым выходом блока второйгруппы выходов блока, второй выходвторой группы выходов блока соединенс выходом элемента И, второй вход которого соединен с первым выходом узла памяти, с первым информационнымвходом второго регистра, с вторыминформационным входом третьего коммутатора, выход которого соединен сперввм управляющим входом третьегосчетчика, второй управляющий вход которого соединен с выходом второгоэлемента ИЛИ, первый вход которогосоединен с вторым входом первого дешифратора и с первым выходом первогокоммутатора, второй выход которогосоединен с третьим входом первогоэлемента ИЛИ, выход пятого счетчикасоединен с информационным входом третьего регистра, с первым входом третьего узла сравнения, с четвертыминформационным входом первого коммутатора, третий управляющий вход которого соединен с вторым входом второго элемечта ИЛИ и с первым выходом 0825 26второго регистра, второй выход которого соединен с вторым информационным входом второго коммутатора, выходкоторого соединен с вторым входомвторого дешифратора, второй информационный вход второго регистра соединен с вторым выходом узла памяти, синформационным входом третьего счетчика и является третьим выходом второй0 группы выходов блока, третий выходкоторого соединен с выходом второготриггера, выход первого триггера явля- .ется первым выходом третьей группывыходов блока, второй выход третьейИ группы выходов которого соединен ссинхровходом четвертого счетчика, авыходом генератора импульсов, с синхровходом третьего счетчика, выходвторого узла сравнения соединен с2 р четвертым управляющим входом первогокоммутатора, пятый управляющий входкоторого соединен с выходом третьегоузла сравнения, второй вход которогосоединен с выходом третьего регистра,2 з выход первого регистра соединен свторым входом второго узла сравнения.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРзе Й 551573, кл. 6 01 В 31/02, 1977.2. Авторское свидетельство СССРй 651351, кл. С Об Г 15/46, 1979.3. Авторское свидетельство СССРй 618742, кл. 6 Об Г 11/04, 19783 96082 назначенный для хранения тестовой программы, блок ввода, через который передается информация из блока памяти в регистр тестов или регистр управления, дешифраторы, управляющие работой переключателей, которые служат для подключения напряжений, вырабатываемых блоком опорных напряжений, к схемам сравнения, формирователи входных сигналов и индикаторы. Выходы фор.о мирователей входных сигналов соединены с входами-выходами контролируемого блока. Информация о тесте с блока памяти через блок ввода поступает в регистры, а затем в виде стимулирующих сигналов подается на контролируемый блок. Ответные реакции контро.лируемого блока сравненияс эталонными значениями, записанными в регистрах, и результаты контроля отображаются на индикаторах (загорается лампочка в том канале, где произошло несравнение ответных сигналов с эталонными). Оператор отмечает какие индикаторы светятся и делает соответствующие выводы о возможной неисправности в контро лируемом блоке. Затем вводится очередной тест информации, и контроль продолжается 3 1.Для того, чтобы формировать очередной тест стимулирующих сигналов, в известном устройстве необходимо передать из блока памяти количество разрядов информации, равное числу входов-выходов контролируемого блока. А так как устройство ввода (например, фотосчитывающие механизмы) передают информацию побайтно со скоростью не выше 2000 байт/с, то, например, для формировния одного теста40 для контролируемого блока с 200 входами-выходами потребуется 12,5 мс и максимальная частота подачи стимулирующих сигналов 80 Гц. Кроме того, оператору необходимо время, чтобы оценить какие индикаторы в каждом45 кадре загораются. Следовательно, известное устройство не может, быть применено для контроля блоков, на которые необходимо подавать стимулирующие сигналы с высокой частотой, например десятки и сотни килогерц.Недостатком известного устройства является также невозможность подачи на его входы циклических последовательностей сигналов, чтобы наблюдать ответные реакции контролируемого блока с целью диагностики, например, на экране осциллографа, так как в уст 5 4ройстве нет блока, обеспечивающего циклическое формирование стимулирующих сигналов с достаточно высокой час тотой.Кроме того, с помощью известного устройства невозможно проводить диагностику до элемента в контролируемом блоке, так как оператор получает толь. ко информацию о том, на каких выходах получено несравнение ответных сигналов с эталонными.Все перечисленные недостатки снижают функциональные возможности известного устройства.Целью изобретения является увеличение точности локализации неисправностей.Поставленная цель достигается тем, что в устройство для контроля и диагностики логических узлов, содержащее блок терминалов, блок ввода-вывода, три регистра, блок опорных напряжений, каналы по числу контактов проверяемого узла, каждый канал содержит дешифратор, переключатель, узел сравнения, формирователь импульса, причем выход блока терминалов соединен с первым входом блока ввода-вывода, первый выход которого соединен с входом блока терминов, второй вход блока ввода-вывода соединен с первым выходом первого регистра, второй выход блока ввода-вывода - с входом второго регистра и вторым входом первого регистра, выходы третьего регистра - соответственно с управляющими входами дешифраторов, выходы ко торых соединены соответственно с первыми входами переключателей, вторые входы которых соединены с выходом блока опорных напряжений, первые выходы переключателей соединены соответственно с первыми информационными входами узлов сравнения, вторые информационные входы которых соединены соответственно с выходными контактами проверяемого узла, входные контакты которого соединены соответственно с выходами формирователей, входы которых соединены соответственно с вторыми выходами переключателей, введен элемент И-ИЛИ, регистр сдвига, блок управления, преобразователь импульсного сигнала в сигнатуру, два блока памяти, причем управляющий вход регистра.сдвига соединен с первым выходом блока управления, второй выход которого соединен с управляющими входами узлов сравнения, первая группа9 б 0825 а, Щ Составитель Н. Топоровактор;.И. Николайчук Техред Т,фанта Корректо шк Тираж 731 Государственного лам изобретений и Москва, Ж, Рау по д035 Филиал ППП "Патент", г. Ужгород роектная МЕ Заказ 7285/60 8 НИИПИПодписное комитета СССР открытий шская наб., д5 9608выходов блока управления соединена суправляющими входами первого и второго блока памяти, выходы первогоблока памяти соединены соответственно с информационными входами дешифраторов, выходы второго блока памятис группой информационных входов регистра сдвига, выходы которого соединены с входами третьего регистра и с информационными входами первого блока памяти, информационный вход регистрасдвига соединен с выходом элементаИ-ИЛИ, первый вход которого соединенс первым входом блока преобразованияимпульсного сигнала в сигнатуру и является входом устройства, второй входэлемента И-ИЛИ соединен с вторым выходом первого регистра, первый входкоторого соединен с выходом регистрасдвига, второй вход первого регистра 20соединен с выходом блока преобразования кода импульсного сигнала в сигнатуру, выход второго регистра - с первым входом блока управления, третийвыход которого соединен с вторым 25входом элемента И-ИЛИ, третий входблока ввода-вывода - с второй группойвыходов блока управления, третья группа выходов которого соединена с вторым входом блока преобразования кода, З 0второй вход блока управления соединенс выходом второго регистра,Кроме того, блок управления содержит три узла сравнения, пять счетчиков, три коммутатора, два элемента35ИЛИ, два дешифратора, узел памяти,три регистра, элемент И, два триггераэлемент задержки, генератор импульсов, причем первый вход блока соединен с управляющим входом элемента задержки, с первым входом первого узласравнения и с первым информационнымвходом первого коммутатора, первыйуправляющий вход которого соединен свыходом первого узла сравнения, второй вход которого соединен с выходомпервого счетчика, с информационнымвходом первого регистра, с первымвходом второго узла сравнения, второйвход которого является первым информа 50ционным выходом первой группы выходовблока, второй вход которого соединенс вторым информационным входом первого коммутатора и со счетным входомвторого счетчика, выход которого соединен с вторым управляющим входомпервого коммутатора, третий информационный вход которого соединен с выходом третьего счетчика, с первым вхо 25 6дом первого дешифратора, с первым инФормационным входом второго коммутатора, с первым входом второго дешифратора, с информационным входом узлапамяти, управляющий вход которого соединен с выходом первого элементаИЛИ, первый вход которого соединен с первым информационным входом третьегокоммутатора, с первым входом элемента И, с первым управляющим входомвторого регистра, с выходом второго дешифратора, с информационным входомэлемента задержки, выход которого является вторым выходом блока, первыйвыход которого соединен с выходом четвертого счетчика, управляющий входкоторого соединен с установочным входом первого триггера, со счетнымвходом пятого счетчика, с управляющимвходом третьего регистра, с управляющим входом первого регистра, со счетным входом первого счетчика, с установсчным входом второго триггера, свыходом первого дешифратора, с вторымвходом первого элемента ИЛИ, с вторым управляющим входом второго регистра и является первым выходом второйгруппы выходов блока, второй выходвторой группы выходов блока соединенс выходом элемента И, второй входкоторого соединен с первым выходом узла памяти, с первым информационнымвходом второго регистра, с вторым информационным входом третьего коммутатора, выход которого соединен с первым управляоцим входом третьего счетчика, второй управляющий вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединенс вторым входом первого дешифратораи с первым выходом первого коммутатора, второй выход которого соединен стретьим входом первого элемента ИЛИ,выход пятого счетчика соединен с информационным входом третьего регистра, с первым входом третьего узласравнения, с четвертым информационнымвходом первого коммутатора, третий управляющий вход которого соединенс вторым входом второго элемента ИЛИи с первым выходом второго регистра,второй выход которого соединен с вторым информационным входом второго коммутатора, выход которого соединен свторым входом второго дешифратора,второй информационный вход второгорегистра соединен с вторым выходомузла памяти, с информационным входомтретьего счетчика и является третьим7 96082выходом второй группы выходов блока,третий выход которого соединен с выходом второго триггера, выход первого триггера является первым выходомтретьей, группы выходов блока, второйвыход третьей группы выходов которого соединен с синхровходом четвертого счетчика, с выходом генератора импульсов, с синхровходом третьего счеъчика, выход второго узла сравнения 10соединен с четвертым управляющим входом первого коммутатора, пятый управляющий вход которого соединен с выходом третьего узла сравнения, второй еход которого соединен с выходом 13третьего регистра, выход первого регистра соединен с вторым входом второго узла сравнения,На Фиг. 1 показана структурнаясхема предлагаемого устройства; на офиг. 2 - вариант построения преобразователя кода; на фиг. 3 - блок управления; на фиг. 4 аб,в - блок-схема алгоритма работы блока управленияна фиг. 9 - формирователь задержки. 25 томата, управляющие выходы 62 и 63,выходы 64 и 65. Блок 2 опорных напряжений предназначен для формирования уровней выходных сигналов, элемент И-ИЛИ 3 - для коммутации информации, поступающейсо входа 1 устройства или из регистра 4, который используется как буферный.Переключатели 5 коммутируют опорное напряжение или на формирователь11, или на схему 12 сравнения.Дешифраторы 6 предназначены дляуправления работой переключателей 5, регистр 7 - для хранения информации о распределении каналов на входные и выходные. Регистр 8 сдвига используется для запоминания информации, поступающей со входа 1 устройства,для записи программы проверки в блок 13 памяти и считывания результатов контроля из блока 16 памяти, блок 9 ввода-вывода - для сопряжения с блоком 18 терминалов,формирователи 11 предназначеныдля усиления по мощности выходныхУстройство содержит вход 1, блок 2 опорных напряжений, элемент И-ИЛИ 3, первый регистр 4, переключатель 5, дешифратор 6, третий регистр 7, регистр 8 сдвига, блок 9 ввода-вывода, выход 10 устройства, формирователь 11 импульса, узел 12 сравнения, первый блок 13 памяти, преобразователь 14 кода, второй регистр 15, второй блок 16 памяти, блок 17 управления, блок 8 терминалов, Фотосчитывающий механизм 19, дисплей 20, алфавитноцифровую клавиатуру 21, вывод 22 преобразователя кода, первый 23 и второй 24 входы преобразователя кода, сумматор 25 по модулю два, шестнадцатиразрядный регистр 26 сдвига с обратными связями, генератор 27 тактовых импульсов, узел 28 сравнения, счетчик 29, управляющий автомат 30, счетчик 31, коммутатор 32, элемент ИЛИ 33, коммутатор 34, дешифратор 35, коммутатор 36, дешифратор 37, узел 38 памяти, элемент ИЛИ 39 регистр 40, элемент И 41, триггер 42, счетчики 43 и 44, регистры 45 и 46, счетчик 47, триггер 48, формирователь 49 задержки, узлы 50 и 51 сравнения, входы 52-54 условий управляющего авто 55 мата, выход 55 числа управляющего автомата, выход 56 импульса сопровождения, вход 57 импульсов синхронизации, входы 58-61 условий управляющего авсигналов устройства, узел 12 сравнения - для сравнения уровней входныхсигналов с уровнем опорного напряжения, блок 13 памяти - для храненияпрограммы проверки.,Преобразователь 14 кода предназначен для преобразования импульснойпоследовательности, поступающей совхода 1 устройства, в ключевые коды(сигнатуры).Регистр 15 используется для хранения команд управления.Блок 16,памяти предназначен дляхранения ответных сигналов, поступаю.щих от проверяемого блока, блок 17управления - для организации управления режимами работы устройства,блок 18 терминалов - для отображенияинформации и ввода исходных данных вустройство.Генератор 27 тактовых импульсовпредназначен для формирования импуль-.сов синхронизации.Узел 28 сравнения предназначендля сравнения кодов, поступающих со.счетчика 47 и из регистра 15, счетчик 29 - для подсчета первых трехбайтов в сообщении, управляющий автомат 30 - для выработки сигналов, управляющих работой устройствасчетчик 31 - для определения состояния автомата и формирования кодовадресов на адресные входы коммутато9 96082ров 34 и 36, дешифраторов 35 и 37 иузла 38 памяти,Коммутатор 32 используется дляформирования сигналов, разрешающихзапись кода в счетчик 31. 5Элемент ИЛИ 33 предназначен дляформирования сигнала обращения к уз-.лу 38 памяти, коммутатор 34 - дляуправления по стробирующему входудешифратором 35, формирования сигна Олов обращения к узлу 38 памяти сигнала, разрешающего переход счетчика31 в новое состояние по импульсу синхронизации, дешифратор 35 - для формирования выходных управляющих сигналов автомата.Коммутатор 36 управляет по стробирующему входу дешифратором 37, который применяется для формирования выходных сигналов автомата, используемых для управления ОЗУ 13 и 16, атакже для выдачи служебных байтов вблок 9 ввода-вывода.Узел 38 памяти хранит необходимыекоды адресов переходов счетчика 31, г 5коды, определяющие сигналы управленияОЗУ 13 и 16, коды служебных байтов.Элемент ИЛИ 39 предназначен дляформирования сигнала, разрешающегопереход счетчика 31 в новое состоя- з 0ние при подаче на. его счетный входимпульса, регистр 40 - для запоминания кода, определяющего управляющие сигналы на выходах 63 автомата,и формирования сигнала, запрещающего работу коммутатора 34 во времяформирования сигналов на выходах 63Элемент И 41 используется дляформирования сигнала сопровожденияслужебного байта.Триггер 42 формирует сигнал, разрешающий запись импульсной последовательности в преобразователь 14 кодаили в регистр 8 сдвига.Счетчик 43 предназначен для отсче.та восьми импульсов сдвига, управляющих работой регистра 8 сдвига, счетчик 44 - для подсчета количества байтов в сообщении, поступающем от блока 18 терминалов.50Регистр 45 предназначен для хранения количества байтов в сообщении,регистр 46 - для хранения количестванаборов в тест-программе, счетчик 47 для формирования адреса ОЗУ 13 и 16.Триггер 48 управляет работой эле-.55мента И-ИЛИ 3.формирователь 49 задержки предназначен для формирования задержки сиг 5 10нала стробирования узла 12 сравнения,узел 50 сравнения - для сравнениякодов, записанных в счетчике 44 и регистре 45, узел 51 сравнения - длясравнения кодов, записанных в счетчике 47 и регистре 46.Устройство работает следующим образом.алфавитно-цифровой клавиатуры2 Т через блок 9 ввода-вывода на блок17 управления подается команда, покоторой последний разрешает ввод информационных сообщений от фотосчитывающего механизма 19 через блок 9 вво-да-вывода в регистры 4 и 15 Каждоесообщение состоит из трех служебныхи нескольких информационных байтов,количество информационных байтов определяется числом и выходных каналов устройства и равно И /8 . Под каналом понимаются выходы 10 устройства, к которым подключаются контактыконтролируемого узла независимо оттого, являются они входными.или выходными. (На фиг., 1 показаны только2 выходных канала устройства). Еслиустройство строится на и каналов,то в нем должно быть по и выходов10, формирователей 11, переключателей5, узлов 12 сравнения, дешифраторов6, блоков 13 и 16 памяти, Должно бытьтакже по и разрядов в регистрах 7 и8, При контроле логического узла каждая иэ его клемм входов-выходов подключается к одному из выходов 10 устройства.Первый из служебных байтов определяет режим работы устройства, второйномер набора, на котором необходимопроизвести останов устройства, третий - величину задержки записи ответных сигналов проверяемого блока,Устройство работает в режимах коммутации входов-выходов, проверки коммутации, подачи на проверяемый блок иприема от него логических сигналов водноразовом и циклическом режимах,останова по номеру набора, измерениязадержки логических сигналов и диагностики неисправных элементов,Вначале поступают служебные байты,которые записываются в регистр 15 иявляются исходными данными для блока17 управления для определения режимаработы устройства. Затем поступаети/8 байтов программы коммутации, определяющих какие из каналов устройства входные, а какие выходные. Каждый из этих и/8 байтов программы ком9608 11мутации по команде, поступающей из блока 17 управления, записываетсяв регистр 4, а затем блок 17 управления вырабатывает восемь импульсовсдвига и сдвигает принятый байт из регистра 4 в регистр 8 сдвига через элемент И-ИЛИ 3, управляемый блоком17 управления. При этом регистр 4 освобождается для принятия следующего байта. 1 оПосле приема всех байтов программы коммутации содержимое регистра 8 сдвига переписывается в соответствующие разряды регистра 7. Состояние каждого разряда регистра 7 определя ет режим соответствующего канала устройства на все время работы с контролируемым узлом. Если разряд регистра 7 находится в состоянии "1", то данный канал - выход. При этом на дешиф о ратор 6 поступает сигнал, разрешающий прохождение сигналов из блока 13 памяти на переключатель 5. Если разряд регистра 7 находится в состоянии "0"У то канал является входом и сигнал 25 блока 13 памяти не проходит через дешифратор 6.Основной режим работы устройства- подача на контролируемый узел и прием от него логических сигналов, т. е, зо режим тестовой проверки.Прием сообщений происходит следующим образом.По поступлению первого байта сообщения блок 17 управления записывает его в регистр 15. Этот байт определя ет режим работы устройства. Второй и третий байты могут отсутствовать в сообщении, Наличие второго байта означает режим останова по номеру, т. е.4 о останов устройства в определенном месте программы проверки, Присутствие третьего байта означает режим измерения задержки сигналов в контролируемом блоке, Прием информационных байтов теста аналогичен приему в режиме коммутации. После записи всего информационного сообщения об одном тесте в регистр 8 сдвига блок 171управления вырабатывает команду, по которой содержимое разрядов регистра 8сдвига переписывается в блок 13 памяти соответствующих каналов. Причем информация о первом наборе записывается в блок 13 памяти по первому адре 55су, информация о втором наборе по второму адресу и т. д. Адрес для блока13 памяти формирует блок 17 управления. Количество сообщений, принимаемое 2512блоком 9 ввода-вывода в режиме тестового контроля, определяется длиной теста, т. е. количеством наборов информации, подаваемой на вход контролируемого узла. Под набором понимается период времени, в течение которого выходные сигналы устройства, поступающие на вход контролируемого узла, остаются неизменными. Тест строится таким образом, что в блок 13 памяти каналов, закоммутированных как выходные, записываются стимулирующие сигналы, подаваемые на вход контролируемого блока, а в блоке 16 памяти каналов, закоммутированных как входные, записывается информация об ответных сигналах, которые должны поступить от контролируемого блока.После приема всех наборов теста блок 17 управления запоминает. количество принятых наборов и считывает информацию из блока 13 памяти, начиная с первого адреса. Выходной сигнал блока 13 памяти поступает на вход дешифратора 6 и, в зависимости от состояния разряда в регистре 7, формирует на выходе дешифратора 6 стимулирующий сигнал, поступающий на вход переключателя 5. Источник 2 опорных напряжений вырабатывает опорные уровни логических "0" и "1", которые необходимо подавать на входы контролируемого узла в зависимости от той элементной базы, на которой построен контролируемый узел. Если канал является выходом устройства, дешифратор 6 управляет переключателем 5 таким образом, что эти опорные уровни на Формирователе 11 преобразуются в логические сигналы с необходимыми значениями "0" и "1", поступаемые на выход 10 устройства, Если канал является входом устройства, дешифратор 6 запрещает передачу логических уровней на формирователь 11, и он является нейтральным по отношению к выходу 10, а уровни логических "О." и "1" поступают на вход.При последовательном чтении из блока 13 памяти на выходах 10 устрой ства Формируется последовательность логических сигналов, поступающих на входные контакты контролируемого бло, ка. В ответ на стимулирующие сигналы на выходных контактах контролируемогоблока появляются сигналы, значения ко.торых необходимо проверять. Эти сигналы поступают с выходов 1 О устройства на входы узлов 12 сравнения, гдепроисходит проверка ответного сигнала960825 13с уровнем логической "1" или "0 н в зависимости от ожидаемого значения ответного сигнала, записанного в блок 13 памяти. При несоответствии ответных сигналов заданным уровням логической "1" или "0", а также при их неравенстве ответным сигналам, записанным в блоке 13 памяти, узел 12 сравнения вырабатывает сигнал ошибки, который записывается в блок 16 памяти по тому 1 О же адресу, по которому происходит считывание стимулирующих сигналов из блока 13 памяти. Адрес обоих блоков памяти определяется блоком 17 управления, 1После чтения блоком 13 по последнему адресу, величина которого равна количеству принятых кадров информации, блок 17 управления в зависимости от служебного байта или прекращает чте о ние блока 13 памяти, или, еслизадан циклический режим, начинает чтение его с первого адреса, чем обеспечивается формирование очередного цикла подачи стимулирующих сигналов. 25Если служебным байтом устройству задана одноразовая проверка, то после прохождения одного цикла устройство переходит к передаче результатов проверки на дисплей 20 блока 18 зр терминалов. При этом блок 17 управления начинает чтение блока 16 памяти с первого адреса. Выходные числа блока 16 памяти переписываются в регистр 8 сдвига, а затем по команде блока 17 управления сдвигаются из него побайтно в регистр 4 и через блок 9 ввода-вывода поступают для отображения на дисплее 20. Вместо дисплея 20 может быть подключено печатающее устройство. для распечатки результатов контроля или ЭВИ для распечатки результатов контроля или ЭВИ для дальнейшей их обработки,Если при проверке в контролируемом блоке обнаружены несоответствия ответных сигналов заданным, в блок 16 памяти записываются ошибки в соответствующих адресах, Эти ошибки отображаются на дисплее с указанием50 номера набора и канала, что дает возмож" ность, пользуясь диагностическими словарями, определять характер неисправности.Одноразовая проверка используется, если необходимо определить исправен или не исправен контролируемый блок и выявить ошибки в сигналах на его выходных контактах. 14Циклический режим применяется, если необходимо произвести диагностику контролируемого блока. Для локалиэа. ции неисправности, т. е. определения вышедшего из строя элемента, например микросхемы, используется вход 1 устройства, Этот вход, а точнее щуп, имеющийся в реальном устройстве, можно подключить к любой точке схемы контролируемого блока. На вход 1 устройства с проверяемого блока поступает последовательность логических сигналов, которая в режиме диагностики может записываться в регистр 8 сдвига или в преобразователь 14 кода. Информационные сигналы поступают на вход 23 преобразователя кода, а импульсь 1 сдвига - на вход 24, С выходов седьмого, девятого, двенадцатого и шестнадцатого разрядов регистра 26 на входы сумматора 25 по модулю два заводятся обратные связи. За счет этого в сумматоре 25 происходит сложение по модулю два информационной последовательности, поступающей на вход 23 преобразователя 14, и чисел, записанных в этих разрядах. Так как регистр 8 сдвига является более быстродействующим, чем регистр 26 сдвига с обратными связями, то при записи логических сигналов с входа 1 с частотой, равной тактовой частоте стимулирующих сигналов на выходах 10, используется преобразователь 14 хода, а при записи с более высокой частотой - регистр 8. Выбор осуществляет блок 17 управления эа счет перевода его в соответствующий режим внешними переключателями (на фиг, 1 не показаны).Если выбрана запись в регистр 8 сдвига, то при нажатии кнопки на щупе, подключаемом к входу 1 устройства, на блок 17 управления поступает команда, по которой он разрешает запись логических сигналов с входа 1 устройства через элемент И-ИЛИ 3 в регистр 8 сдвига,.Период, в течение которого информация записывается в регистр 8 сдвига, выбирается в промежутке между подачей первого и последнего набора стимулирующих сигналов, т. е. во время, когда в контролируемом узле формируются ответные сигналы не только на его выходах, но и в других точках схемы, После выдачи последнего набора теста блок 17 управления начинает побайтно переписывать принятую информацию из регист ра 8 сдвига в регистр 4 и ее переда 15 960825 16" чу через блок 9 ввода-вывода на дис- В режиме останова по номеру набора плей 20, где эта информация отобража- при приеме теста в регистр 15 запиется в виде временной диаграммы, на- сывается первый служебный байт, оп-блюдая которую можно, сравнивая ее ределяющий этот режим, и второй слус эталонной, определять характер не- з жебный байт, определяющий номер набоисправйости, Если к блоку 9 ввода- ра, на котором необходимо произвести вывода подключена ЭВИ, эту информа- останов, Устройство в этом режиме нацию можно обработать, получив, на- чинает работать так, как и в режиме пример, из нее сигнатуру и сравнив тестовой проверки. Однако, когда знаее с эталонной, определить место не чение кода адреса блока 13 памяти, исправности в контролируемом блоке. который формирует блок 17 управления,Бсли блок 17 управления переведен становится равным коду во втором слув режим, при котором логическая по- жебном байте регистра 15, опрос блока следовательность должна записываться 13 памяти прекращается и происходит в преобразователь 14 кодаустройство 15 останов устройства на заданном набоработает следующим образом, ре. При этом на выходах 10 устройстваБлок 17 управления запрещает про- появляются неизменные логические сигхождение сигналов с входа 1 черезналы, которые подаются на входы конт- элемент И-ИЛИ 3 и разрешает их запись ролируемого блока, Результаты контроля в регистр 26 сдвига с обратными свя записываются в блок 16 памяти и перезями с тактовой частотой стимулирую- даются на блок 18 терминалов так, как щих сигналов на входах 10 устройства и в режиме тестовой проверки, с той По окончании одного цикла, во время разницей, что передаются результаты которого поданы все наборы стимулиру- проверки только по набору, на котором ющих сигналов на контролируемый блок, 25 произошел останов. Для перехода к а в регистр 26 записывается импульс" проверке на следующем наборе в регистр ная последовательность с входа 1 уст с алфавитно-цифровой клавиатуры 21 ройства, в регистре 26 остается шест- нужно записать код очередного номера надцатиразрядное число, представляю- кадра, на котором необходимо сделать щее собой ключевой код (сигнатуру). эр останов.После этого по команде блока 17 уп- Режим проверки коммутации следует равления эти шестнадцать разрядов после режима коммутации и необходим, информации с преобразователя 14 ко- как контрольный режим. При режимах. дов в виде четырех 4-разрядных слов коммутации и проверки коммутации конт- передаются через регистр 4 и блок 9 ролируемый блок к устройству не подввода-вывода в блок 18 терминалов, ключается. В режиме проверки коммутагде отображаются на дисплее 20 в ви- ции в регистр 15 записывается первый де четырехзначного слова сигнатуры. служебный байт, определяющий этот реНаблюдая сигнатуру на дисплее и срав- жим. В качестве теста на вход устройнивая с эталонными в диагностическом ства передается набор из и/8 байтов, словаре, определяют неисправные эле- во всех разрядах которых записаны менты, например микросхемы контро- единицы. Как и в режиме тестовой пролируемого блока. При этом неисправной верки, этот кадр записывается по перявляется та микросхема, в которой вому адресу в блок 13 памяти и передасигнатура на входе соответствует эта- ется на выходы 1 О устройства. При лонной, а на выходе нет, При необхо- этом логические единицы появляются димости проверки времени появления на выходах тех каналов, котоыре закомответственного сигнала на выходе мутированы как выходныеа на выходах контролируемого блока по отношению к 10 входных каналов логические нули. входным сигналам, в третьем байте каж- Выходные логические сигналы с выдого сообщения содержится код величи- ходов 1 О устройства поступают на вхоны задержки записи ответных сигналов ды узла 12 сравнения и сравниваются контролируемого блока. Записанный в с сигналами на выходе переключателя регистр 15 этот код определяет в бло, а результаты сравнения записываются ке 17 управления время задержки сиг- в блок 16 памяти по первому адресу,55нала стробирования узла 12 сравнения После этого результат проверки компо отношению ко времени появления сти- , мутации переписывается из блока 16 мулирующих сигналов на выходах 1 О памяти в регистр 8 и побайтно переустройства. дается в блок 18 терминалов, чтобы960817можно было убедиться в правильностикоммутации и исключить ложные ошибки за счет неправильной коммутациипри проверке контролируемых блоков.Блок 17 управления работает следующим образом.До начала обмена все счетчики,,регистры, триггеры, входящие в состав блока 17 управления, находятся внулевом состоянии. 1 ЕПри поступлении информации от блока 18 терминалов блок 9 ввода-выводапередает команду начала обмена навход 53 условий управляющего автомата 30, которая поступае 1 на первый 15информационный вход коммутатора 34.При наличии команды начала обмена навходе коммутатора 34 на его выходе65 формируется сигнал, разрешающийчерез элемент ИЛИ 39 переход счетчика 31 по тактовому импульсу в очередное состояние, при котором производится анализ поступившего байта по признаку: служебный он или информационный (блок С 1, фиг. 40), Счетчик 29 под"Исчитывает первые три байта в каждомсообщении,Если байт является служебным, счетчик 31 переводит автомат 30 в состояние анализа условий, поступающих из .Звсчетчика 29 (блок О 2, фиг. 40), Если служебный байт является первым,управляющий автомат 30 производит запись в первую группу разрядов регистра 15 (блок О 3, фиг. 40), если вторым - во вторую группу (блок Г 2,фиг. 4 д 1, если третьим - в третью груп.пу (блок С 2, фиг. 4 с 1). После записикаждого служебного байта автомат возвращается в состояние анализа характера принимаемого байта (блок С 1,фиг. 4 с). Если принимаемый байт не является служебным, на выходах 62 появляются последовательно сигналы записибайта в регистр 4 (блок О 1, фиг. 40),сигнал, разрешающий отсчет счетчиком43 восьми импульсов для сдвига принятого байта из регистра 4 в регистр 8(блок Г 1, фиг, 4 е),При анализе первого служебного бай"та на наличие признака конца набора(блок С 1, фиг, 4), если этот признак поступает с выхода регистра 15на вход 54 управляющего автомата 30;Иуправляющий автомат переходит в очередное состояние. Если этого признака нет, на выходе 65 коммутатора 34 2518появляется запрет на формированиеуправляющих сигналов дешифратором35 и переход счетчика 31 в следующее состояние, а:.на выходе 64 коммутатора 34 появляется сигнал, которыйчерез элемент ИЛИ 33 опрашивает узел38 памяти. Число с выхода узла 38 памяти поступает на вход счетчика 31,а сигнал "Сопровождение числа" свторого выхода узла 38 памяти черезкоммутатор 32 поступает на управляющий вход счетчика 31 и разрешает запись числа в счетчик 31. Записанноечисло определяет адрес перехода(вданном случае из состояния 01 в состояние 0 1, фиг. 4 с). По прихьдупризнака конца набора счетчик 31переводит управляющий автомат 30 всостояние анализа первого служебногобайта. Если в нем присутствует признак режима коммутации, с выхода 62управляющего автомата 30 поступаетсигнал записи программы коммутации из.регистра 8 сдвига в регистр 7Далее блок 17 управления переходит в состояние приема следующегонабора информации от блока 18 терминалов (из состояния Н 2 в состояниеВ 1, фиг. 40). По приему следующихнаборов в регистр 8 сдвига каждыйраз производится анализ первого служебного байта (блок Н 1, фиг. 40).Если первым служебным байтом заданне режим коммутации, информация изрегистра 8 сдвига переписывается вОЗУ 13 (блок У 1, фиг. 4 а), управляю.щие сигналы на ОЗУ 13 поступают с,выхода 63 управляющего автомата 30.В следующем состоянии автомат определяет какой набор тест-программыпринят от блока,18 терминалов. Приэтом, если в первом служебном байтенет признака последнего набора, к состоянию счетчика 47 прибавляетсяединица (блок Э 2 фиг. 40), При поступлении признака последнего набора под управлением сигнала с выхода62 управляющего автомата 30 производится запись в регистр 46 числа изсчетчика 47 (блок К 1, фиг. 4 с 1), затем перевод счетчика 47 в нулевоесостояние (блок В 2, фиг. 4 о),.На входы условий управляющегоавтомата 30 поступает сигнал от тумблера (не показан), который определяет режим сигнатурного анализа, Приналичии этого сигнала с выхода 62управляющего автомата 30 формируетсясигнал, по которому триггер 48 уста