Патенты с меткой «логических»

Номер патента: 1633411

Опубликовано: 07.03.1991

Авторы: Лисин, Пивоваров

МПК: G06F 11/16

Метки: блоков, диагностики, логических, неисправностей

...генератора 1 псевдослучайцоц последовательности из бпокасинхронизации, блока 3 управления, блока 6 сверхоперативной памяти н различных сочетаниях163343Б работе устройства предусмотрено два , ежима: режим контроля и режим поиска ;а исп ра вости.В режиме контроля первоначально контролируемый и эталонный блоки приводятся в идентичное состояние. Затем начинается рабочий период контроля, Момент приведения блоков к идентичному состоянию определяется автоматически, при этом в блоке 13 вырабатывается сигнал Начало сравнения. В режиме контроля состояние генератора псев дослучайных кодов периодически запоминается на регистре 2 для возможности циклических повторений последовательностей входных сигналов, при которых проявляется неисправность. При...

Номер патента: 1640691

Опубликовано: 07.04.1991

Автор: Жуков

МПК: G06F 11/00

Метки: блоков, логических, многомодульных

...контроля проверяемого модуля ( субблока) 2, Затем на счетчик 11 адреса и распределитель 12 поступают сигна лы начальной установки и тактовой частоты, поступающие также на блок 5 сигнатурного анализа и блок 6 сигна турного анализа, в которых обрабатываются входные и выходные сигналы об ратных связей проверяемого модуля (субблока) 2. Счетчик 11 адреса подсчитывает поступающие тактовых им ульсов. По выходным сигналам счетчика 11, адреса информация из блока 10 памяти (сменного кубаамяти) считывается через переключатели 9 на входы контролируемого блока 1 образовавшиеся в результате отключения обратных свя- зей. Таким образом обеспечивается функционирование контроЛируемого бло ка 1 с отключенными обратными связями по тому же алгоритму...

Номер патента: 1640695

Опубликовано: 07.04.1991

Автор: Щеголев

МПК: G06F 11/26

Метки: анализатор, логических, сигналов

...чего на выходе 18 ффф появляется сигнал ошибки. При затягивании переходного процесса перекпюче-ния контролируемого объекта в результате сложения по модулю два сигналав Ффффф с выходов Э-триггеров 6 (9) и 12 (14) сигналы ошибки выделяются элементомИСКЛЮЧАКХЦЕЕ ИЛИ 4 (5). 4Таким образом, предложенное устройство фиксирует искажения контроли Й руемой последовательности в момент времени между задержанным импульсом Л с выхода элемента 2 задержки и поспедующим синхроимпульсом на входе 17, сопровождакюцнм анализируемую последовательность.1640695 Составитель М,Иванов техред Л,Олийнык Редактор Л.Волка орректор Т.М аж 415ета по изобретениям иа, Ж, Раушская наб Заказ 1265ВНИИПИ Госуд ноетиям при ГКНТ СС /5 ственного 113035,омиМоск...

Номер патента: 1645956

Опубликовано: 30.04.1991

Авторы: Дапин, Матвеев, Михайлов, Ярмухаметов

МПК: G06F 11/00

Метки: блоков, диагностирования, логических, неисправностей

...в логические блоки 5, (в регистрах 8,) .Устройство работает в следующих режимах1Занесение тестовых наборов в 15 логические блоки 5Этот режим обеспечивает установку в начальное состояние элементов памяти логического блока 5,Временная диаграмма работы устройства в 20 этом режиме представлена на фиг,8,Работа устройства в этом режиме начинается с установки триггера 102 в состояние "11 кпючом 84 (предварительно триггер 98 устанавливается 25 в состояние сигнапом с ключа 85, на ключах 821(,набирается номер 1 нюбираемого логическою блока 5 на ключах 81 - тестовая информация, а на ключах 79 количество сдвигов).30 На выходе 14 формируется сигнал за писи информации в буферный регистр 10, при одновременном формировании кода на выходе 17 блока 4...

Номер патента: 1647868

Опубликовано: 07.05.1991

Авторы: Берегалов, Тунев, Устинов

МПК: H03K 5/153

Метки: включению-выключению, логических, питания, сигналов, формирователь

...логического нуля (если сетевое напряжение и вспомогательное постоянное напряжение питания (15 В) в норме). При этом на выходе элемента ИЛИ - НЕ 38 устанавливается состояние логической единицы и через диоды 37 и резистор 29 происходит быстрый заряд конденсатора 11 (резистор 29 выбран таким, что величина его сопротивления незначительна), При достижении уровнем напряжения на конденсаторе 11 напряжения порога срабатывания компаратора 3, который устанавливается делителем напряжения, состоящим из резисторов 12 и 31, компаратор 3 срабатывает и на его выходе формируется сигнал нулевого уровня, который поступает на выход 45 управления силовыми транзисторами источника питания. 5 10 15 20 30 35 40 45 Резистор 32 включен для устранения ложного...

Номер патента: 1649550

Опубликовано: 15.05.1991

Авторы: Лобков, Стефанов

МПК: G06F 11/26

Метки: блоков, логических

...комбинации входных сигналов, которые одновременно поступают на входы элемента 3. Сигналы с выходов группы контролируемых логических блоков5 поступают на входы элементов 6 и элементов 7. Причем на входы первых элементов 6 и элементов 7 поступают сигналы с первых входов контролируемых логических блоков 5 группы, на входы вторых элементов 6 иэлементов 7 поступают сигналы со вторыхвыходов контролируемых блоков 5 группы и т.д С выходов первых элементов 6 и элементов 7 сигналы поступают на входы первого .сумматора 8, с выходов вторыхэлементов 6 и элементов 7 сигналы поступает на входы второго сумматора 8 и т.д,При обнаружении неисправности одного или нескольких контролируемых логических блоков 5 группы на каком-либо тактеконтроля на...

Номер патента: 1654809

Опубликовано: 07.06.1991

Автор: Семеренко

МПК: G06F 7/00

Метки: вычисления, логических, систолическая, структура, функций

...очередная компонента д"(г " ) З 0.Ч ЧйО-покрытия (К,1-покрытия), а вЭ-триггер 24 - очередная компонепта1; набора Ь.1Поскольку значениями компонент кубов й,;- (г;) могут быть символы иэ 35алфавита О, 1, х, для представлениякомпоненты й," (г, ) в двоичном алЧзФавите необходимо два разряда (табл.2),Поэтому на первом такте. каждогоцикла в Э-триггер 25 и в Р-триггер 1026 записываются значения соотввтвтвеня и,ной; (г 1 ) иа; .(г;).После окончания записи соответствующей информации в Р-триггеры 24-26выполняется операция пересечения компоненты Й, (г, ) с компонентой 1;Поскольку значениями компоненты 13могут быть только символы О и 1,в ячейке 1 укаэанная операция пересечения выполняется согласно табл.З, 50В ячейке 1 реализована...

Номер патента: 1656549

Опубликовано: 15.06.1991

Авторы: Зайцева, Кривицкий, Кухарев, Шмерко

МПК: G06F 15/31, G06F 7/00

Метки: вычисления, данных, логических, многозначных, производных

...функции К-значных данных предыдущей матрицы, в устройство следует ввести размерность К" столбца или строки матрицы и произвести перезагрузку параметра т логической производной или логического интеграла, Это осуществляется между К "-м и (К "+1)-м тактами работы устройства, Ввод в устройство размерности К" столбца или строки новой матрицы К-значных данных и перезагрузка параметра т логической производной или логического интеграла осуществляются соответственно через второй и третий входы режима блока 4;, а на первый вход режима блока 4 при этом подается сигнал высокого логического уровня.По окончании ввода в устройство второй матрицы К-значных данных можно вводить третью матрицу К-значных данных и т,д.После обработки в устройстве всех...

Номер патента: 1667050

Опубликовано: 30.07.1991

Авторы: Кухарев, Морозова, Шмерко, Янушкевич

МПК: G06F 7/04

Метки: булевых, логических, модуль, преобразований, функций

...первом такте суммирующий счетчик 8 переходит из состояния 1 1 в состояние О, О, В результате по перепаду сигнала из "1:" в "0" на первом входе узла 10 пересчета на его выходе формируется код 00, который сохраняется в течение (т) тактов.В т-м такте на выходе первой схемы 6 сравнения в результате совпадения кодов на ее входах формируется сигнал единичного уровня, поступающий на первый вход элемента ИЛИ 4 и далее с его выхода нэ первый вход узла 10 пересчета. В результате по заднему фронту этого сигнала на выходе узла 10 пересчета формируется код 01, который сохраняется до окончания (2" - г) - го такта, 166705045 50 55 В (2 п -т )-м такте на выходе второйсхемы 7 сравнения в результате совпадениякодов на ее входах формируется сИгнал...

Номер патента: 1670690

Опубликовано: 15.08.1991

Авторы: Антоненко, Зайцева, Кухарев, Шмерко

МПК: G06F 15/31, G06F 7/00

Метки: вычисления, данных, логических, многозначных, производных

...2 аналогично его работе с момента времени то по т кп - ,Во втором режиме, начиная с момента времени т, нэ первый управляющий вход коммутатора 4, поступает высокий уровень. а на второй управляющий вход коммутатора 4, низкий уровень. В резульате этого информация с первого информационного вхо. да коммутатора 4 передается на его второй и третий выходы, а с третьего информационного входа коммутатора 4 - на его первый выход. С второго и гретьего выходов коммутатора 4, исходные данные поступают соотнестненно на второй и третии выходы блока 2С момента времени ткна втором управляющем входе коммутатора 4 формируется высокий логический уровень, Вслед. ствие этого информация с второго информационного входа коммутатора 4, передается на его...

Номер патента: 1672452

Опубликовано: 23.08.1991

Авторы: Минасян, Мкртумян, Саркисян

МПК: G06F 11/22

Метки: блоков, диагностики, логических

...14 через коммутатор 9 ко входам диагностируемога блока. Проверка ИС ОЗУ состоит из двух циклов записи в ОЗУ тестовой информации и ее считывания с поразрядной проверкой. В реюме записи счетчик 12 (адреса) формирует код адреса, сумматор 14 - инфармацию для записи, триггер 13 устанавливается в единичное сос 412о таяние (режим записи)., После записив ОЗУ информации по всем адресам происходит переполнение счетчика 12.Сигнал переполнения с выхода счетчика12 поступает на триггер 13 и переводит его в нулевое состояние (режимчтения). Счетчик 12 формирует адрессчитывания информации из ОЗУ, сумма"тор 14 - эталонную информацию, асхема 15 сравнивает считанную информацию с эталонной. При обнаружениинесоответствия схема 15 сравненияформирует...

Номер патента: 1674132

Опубликовано: 30.08.1991

Авторы: Казак, Ройлян

МПК: G06F 11/26

Метки: блоков, логических

...4.14 лп. После окончания импульса сброса на инверсном выходе формирователя 15 появляется низкий потенциал, поступающий на входы разрешения блоков 4.1.4.п), которые начинают передавать выходные наборы, фОрмируемые генераторОМ 3., на входы контролируемого блока 5 и на входы й Однотипных 6,16.М узлов, Образующих эталонный блок. Злементы 7 Л 7.п) блока 7 сравнения сравниваот сигн.Лы на выходах блока 5 и узла 6,К и в случае несовпадения реакций выдают с гнал через элемент 9.1 и коммутатор 10,1 на триггер 11,1, на прямом выходе которого устанавливается высокий потенциал, сас;взтствуюций свечению индикатора 11., а на инверсном выходе триггера 1"1 устанавливается низкий потенциалкоторый подается на первый вход элемента 2, запрещая поступление...

Номер патента: 1681304

Опубликовано: 30.09.1991

Авторы: Лебедь, Особов

МПК: G06F 11/00

Метки: блоках, дефектов, логических, поиска

...замыкания между 1-м и всеми остальными проводниками в следующем такте проверки осуществляется проверка между следующим (+1)-м и всеми остальными проводниками, кроме -го, и т.д, до тех пор, пока не будут проверены все проводники. После окончания проверки ложных замыкания производится проверка целостности проводников.Если при проверке на ложные замыкания узел 24 измерения выработал признак замыкания между проверяемым 1-м и всеми остальными проводниками, начинает осуществляться процесс локализации дефекта определения конкретного проводника, с которым оказался замкнутый проверяемый. Процесс локализации требует 2 1 оц 2 гп тактов, где гп - количество несвязанных накоротко цепей в проверяемом блоке 15.Процесс локализации дефекта...

Номер патента: 1684757

Опубликовано: 15.10.1991

Авторы: Воронов, Новиков, Соловьев, Статкевич, Тарашкевич, Шаповал

МПК: G01R 31/3177

Метки: диагностирования, логических, схем

...20 и 24 останутся н нулевом состояйии, а им 1 ульс переполнения счетчика 14 через инвертор 19, элементы И-НЕ 25, элемент И 26, переведет в единичное состояние триггер 27, единичный сигнал с прямогс 1 выхода которого через пятый выход блока 10Ц 11 управления разрешит ицдцк; пию ксд," 0 (логическая схема ис.правил), злпислцного по нулевому адресу в блоке постоянной памяти 15, Низкий уровень логического сигнала с ицперс.ного выхода триггера 27 злпретцт прохождение тактовых импульсов через элемент И 30,Если же хотя бы один отсчет це совпадет с эталоцць 1 м, триггер 27 ос - танется в нулевом состоянии, единичное состояние триггера 24 импул ьсом переполнения счетчцкл 14 с 3-го входа блока управления через ццвертор 19 запишется в триггер 20,...

Номер патента: 1691794

Опубликовано: 15.11.1991

Авторы: Николаев, Храпко

МПК: G01R 31/3177

Метки: визуального, логических, сигналов

...изиндикаторов канала К (индикаторы 3.2 Ки 3.2 К) связанный с ними трйггер 4.К под влиянием нулевого потенциала щупа 7, который воздействует на вход-выход триггера, переключается в состояние логи,ческого "0" (потенциал общей шины 11) и снимает запирающий потенциал с канала К. При этом в зависимости от уровня входного сигнала откроется один из единичных индикаторов канала К или оба индикатора 3.2 Ки 3.2 К. Если оператору требуется отключить какой-либо канал, не затрагивая другие, он задает щупу 7 с помощью переключателя (кнопки) 5 потенциал общей шины 12, который при касании щупом 7 корпуса одного из индикаторов выключаемого канала переключает соответствующий триггер блока 4 всостояние логической "1" на его входе-выходе, что обеспечивает...

Номер патента: 1695304

Опубликовано: 30.11.1991

Авторы: Латыпов, Нурутдинов, Столов

МПК: G06F 11/26

Метки: блоков, логических

...4 Ю 5, обеспечивая режим параллель июй загрузки регистра 5 с установочных входов10. Займ обеспечивается первая проверка со-ОтмэаЕНИя Хп+2 ЕХ 191 О(Х 2 Хп+1) = О ПОСЛЕснятю сигнала "Пуск" Поэтому начальное 35 значение (и+2)-го разряда регистра 5 подбирается таким образом, чтобы при исправной ПЛМ 1 выполнялось указанное соотношение. После снятия сигнала "Пуск" триггер 6 (синхронно с тактовым сигналом) переходит 40 в нулевое состояние, открывая элемент И 7. Единичный сигнал с выхода элемента И 7 подается на Ч-вход регистра 5, обеспечивая режим сдвига регистра 5 в сторону разрядов с большимв еемерами. Регистр 5, ПЛМ 45 1, сумматор 2 еВюодулю два вместе с обратными связями ебразуют автономный генератор, При функционировании генератора в...

Номер патента: 1700501

Опубликовано: 23.12.1991

Авторы: Рудая, Рыжков

МПК: G01R 31/3177

Метки: логических, пробник, проверки, устройств, цепей

...для элепятого резистора 12 соединен с шиной "Пи- мента 3 И, то на первом и втором входахтание", второй - с О-входами первого и вто- элемента И 3 установлены логические едирого триггеров 13 и 14, В-входы первого, 50 ницы и элемент И 3 включает по первомувторого, третьего и четвертого триггеров входу индикатор 10, на котором постоянно13-16 соединены с шиной "Сброс", С-вход индицируется единица, так как на второйвторого триггера 14 соединен с входом про- вход индикатора 10 поступает логическийбника, первый выход первого триггера 13 нуль с первого выхода четвертого триггерасоединен с С-входом третьего триггера 15 и 55 16, Индикатор 11 при этом выключен.О-входом четвертого триггера 16, С-вход Величины резисторов 6 и 7 подобраныкоторого...

Номер патента: 1705778

Опубликовано: 15.01.1992

Авторы: Кальян, Нежевенко

МПК: G01R 31/28

Метки: логических, пробник, проверки, устройств, цепей

...в состоянии логического нуля, что обеспечивает разрешение по второму входу элемента ИЛИ 11,Величина резисторов 8 и 9 подобрана так, что напряжение на входе элемента НЕ 2 при напряжении на входе пробника, равном допустимому, равно или находится вблизи порога срабатывания элемента НЕ 2, Поэтому в случае превышения напряжением на входе пробника величины логического нуля, допустимого для элементов типа элемента НЕ 2 в момент подачи уровня логической единицы с генератора 5. Элемент НЕ открывается. а в момент подачи уровня логического нуля закрывается, и управляет таким образом элементом И 4 по одному входу, На другой вход элемента И 4 поступает логическая единица с закрытого в этом случае элемента НЕ 1, Индикатор 10 при этом высвечивает...

Номер патента: 1709256

Опубликовано: 30.01.1992

Авторы: Воронов, Соловьев, Тарашкевич, Шаповал

МПК: G01R 31/3177

Метки: логических, устройств

...схемы ИЛИ 17, а выход соединен с вторым 15 - 2 входом генератора 15 эталонных реакций, первый 15 - 1 выход которого соединен с вторым 17.-2 входом схемы ИЛИ 17, третий 15 - 3 вход подключен к первому 12-1 выходу коррелятора 12, второй 15 - 2 выход генератора 15 эталонных реакций подключен к третьему 16 - 3 входу блока 16 сравнения, второй информационный 16 - 2 вход которого подключен к информационному выходу генератора 15 эталонных реак-. ций, а первый информационный 16-1 вход подключен к информационному выходу коррелятора 12, третий 12-3 вход которого соединен с выходом инвертора 6, вход индикатора 18 соединен с выходом блока 16 сравнения.Генератор 4 тестовых воздействий содержит счетчики 19 - 21, запоминающее устройство 22, элементы...

Номер патента: 1714794

Опубликовано: 23.02.1992

Авторы: Пятронис, Урбонас

МПК: H03K 17/30, H03K 5/08

Метки: логических, состоянием, третьим, уровней, формирователь

...3 и закрывающие транзистор 4, т.е. транзистор 3 переводится в режим генератора тока. При этом напряжения, поступающие на базу транзистора 3 и токо- задающий резистор 6, подобраны такими, что генератор тока на транзисторе 3 вырабатывает втекающий ток величиной 21. Ввиду того, что генератор тока на транзисторе 2 вырабатывает вытекающий ток величиной 1, а генератор тока на транзисторе 3 вырабатывает втекающий ток величиной 21, то оказывается, что в цепи коммутатора, выполненного на диодах, преобладает втекающий ток величиной 1-21=-1. Вследствие этого втекаащим током величиной 1 оказывается открытым коммутатор, выполненный на встречно включенных диодах 8 и 10, и напряжение от источника низкого уровня Он поступает на выход...

Номер патента: 1716517

Опубликовано: 28.02.1992

Авторы: Кривошапко, Теленков, Тимошкин

МПК: G06F 11/00

Метки: блоков, логических, парафазных

...состоянии, в момент поступления на входы синхронизации О- .триггеров заднего фронта импульса с выхода первого элемента И 4 произойдет передача логической "1" со входа данных второго О-триггера 7 на его выход, При этом состояние второго О-триггера 7 не изменится, поскольку до момента передачи его выход находился в состоянии логической "1", Состояние выхода 12 при этом не изменится, что свидетельствует о правильном функционировании блока 1.3. Возможные нарушения правильного функционирования парафазного контролируемого блока 1 могут приводить к следующим ситуациям:а) входы 10 и выходы 11 находились в исходном синфазном состоянии. Затем произошло переключение входов 10 в парафазное состояние, Если к моменту поступления следующего синфазного...

Номер патента: 1718222

Опубликовано: 07.03.1992

Автор: Шепелев

МПК: G06F 11/26

Метки: логических, схем

...записи с выхода АЦП 4 на вход блока 7 оперативной памяти. Однако с инверсного выхода триггера 12 "единичный" сигнал поступает на вход элемента И 9 и тем самым разрешает прохождение сигнала с выхода АЦП 4 на вход элемента И 10,Во втором цикле работы объекта контроля первый 1 и второй 2 датчики тока, блок 3 вычитания, АЦП 4 функционируют так же, как в первом цикле. Однако разность токов потребления в дискретном виде для каждого такта работы схемы 15 сравнивается схемой 5 сравнения с разностью токов, записанной для этого же такта в первом цикле работы, При совпадении сравниваемых величин на выходе схемы 5 сравнения "нулевой" уровень, который при поступлении с выхода АЦП 4 через элемент И 9 на вход элемента И 10 сигнала,...

Номер патента: 1725221

Опубликовано: 07.04.1992

Авторы: Емельянов, Михейкина

МПК: G06F 11/00, G06F 11/26

Метки: блоков, логических, реакции

...состояние и выбирает область памяти эталонных реакций для следующей КТ. В момент несовпадения сигналов в следующей точке зайускается триггер 7, который фиксирует состояние счетчика 12 тактов и осуществляет опрос состояния блока 14 сравнения, Если число, хранящееся в регистре 13, больше числа, зафиксированного счетчиком 12 тактов, то это свидетельствует о том, что ошибка в исследуемой точке появилась раньше на определенное количество тактов, чем в предыдущей, и, таким образом, элементы проверяемой схемы между этими точками не являются источником неисправности. В этом случае блок 14 сравнения выдает сигнал высокого уровня,который разрешает запись содержимого счетчика 12 тактов в регистр 13. Если число, хранящееся на регистре 13, меньше...

Номер патента: 1725230

Опубликовано: 07.04.1992

Авторы: Зальт, Крастиньш, Смилга, Циесалниекс

МПК: G06F 11/26, G06F 15/46

Метки: блоков, логических, параметров, электрических

...компараторов 17 - 17, соответствующих выходкным цифровым реакциям ОК. Управление коммутатором 21 осуществляется синхро сигналом от дешифратора 23 адресов и синхросигналов. Коммутатор 22 выходных сигналов служит для выдачи на шину 11 определенной выходной цифровой реакции ОК для ее последующего временного анали за.Если адресный код на входе дешифратора 60 не вызывает появление уровня логического "0" ни на одном из выходов дешифатора 60, логические элементы 61, 15 61, 61 запрещают прохождение сигналовсинхронизации записи(синхр, зап.), синхронизации чтения (синхр. чтен.) к узлам 19, 15 и 21, Если на магистрали 7 появляется адрес, соответствующий регистру 19 конкрет ного блока 1, то на первом выходедешифратора 60 появляется уровень...

Номер патента: 1730617

Опубликовано: 30.04.1992

Авторы: Антоненко, Зайцева, Шмерко, Янушкевич

МПК: G06F 7/04

Метки: вычисления, логических, модуль, производных

...- 43 и два элемента ИЛИ 44 и 45.Схемы информационных потоков через45 второй коммутатор 3 показаны на фиг. 4,Сдвиговые регистры 5 предназначеныдля хранения и формирования исходныхданных и результатов промежуточных вычислений,50 Сдвиговые регистры 6 предназначеныдля хранения и формирования результатоввычислений элементов вектора значенийдХ/д х; илид(Х/д х 1 д х логической производной,55 Таким образом, на выходах первого 28 и второго 29 Т-триггеров сохраняются сигналы "1", которые поступают соответственно на второй и первый управляющие выходы 18 и 17 узла управления до момента времени ь (щ = (К)1("+ 21("),Первый режим работы узла 1 управления определяется нулевым уровнем сигнала, который подается навход 7 признака режима узла управления в...

Номер патента: 1735850

Опубликовано: 23.05.1992

Авторы: Анкудинов, Беленький, Шепелев

МПК: G06F 11/00

Метки: входов-выходов, диагностирования, логических, состояния, транзисторно-транзисторных, устройств

...мультиплексор). Пля наглядности следуе показать не толькоразность токов, но и величины самихтоков, протекающих в шине питания и, общей шине объекта диагностирования,5 1735850На первом этапе процесса диагнос - будет тирования, т.е. при отключенных вы- табл. ходах ИС;Е 155 КП 2 исправный обьект иметь реакции, приведенные в1. Таблица 1 Реакции 314 15 1 ка Г, ка 31,а 1 136,0 36,0 0,0 1 1 1 30 4 29 31 Эбе 2 3511 1 е Эбв 2 35 в 11 5 1 1 1,0 1 1 1 .1 1 6 1 1 10 1 1 1 1 1 1 1 7 1 1 1 1. О 1 т1,. ф 8 1 1 11 1 0 1 11 1 30,4 29,3 1,1 91 11 1 1 0 1 11 Э 6,2 35,1 1,1 1 О 1 1 1 1 1 1 1 1 01 1 -"- и и 1 1 .1 1 1 1 1 1 1 0 1 1 и.121Ои 13 1 11 . 1 1 1 1 11 0 -"- -ие Ф П р н и е ч а н и е. 1, - величина тока, протекающего в шине питания,1 ф -...

Номер патента: 1737451

Опубликовано: 30.05.1992

Авторы: Лысиков, Яковлев

МПК: G06F 11/00

Метки: арифметических, блоков, логических

...кодов опе- занной и вычисленной четностейранда В. При выполнении операции счета В.- результата, поступающих с узлов 7 и 5 соот= 0 и С(В) =- О, 5 ветственно:Одновременно блок 2 кодирования по Ят - Ст"(й) 9 Ст(й),Хэммингу осуществляет кодирование ре- Сигналы Зт, 31, 82, Яз, в совокупностизультата й =.(г 1, гг;гз, г 4), который поступает. образуя полный синдром ошибки, поступапо входу 18 устройства в. соответствии со ют надешифраторы 10 и 11, Дешифратор 10следующей системой функций". 10 синдрома ошибки формирует сигналы локализации одиночной ошибки по следующимС 1(й) = г 1 9 гг г 4; . формулам (соответствующий индекс покаС 2(й) = г 1 9 ГЗ Ю г 4, зывает местоположение ошибочного битаСЗ(й) = ггагЗаг 4., кодового слов.а):15 е 1 = Ят...

Номер патента: 1739376

Опубликовано: 07.06.1992

Авторы: Сетченко, Тюрин

МПК: G06F 15/31, G06F 15/38

Метки: логических, реализации, функций

...символьных конъюнкций одной единицы (с выходов соответствующих триггеров 1 и 2), что в дальнейшем используется для определения факта ортогональности в 1-м разряде, т.е. наличия противоположных существенной переменных: инверсная - не- инверсная, неинверсная - инверсная. Группа и элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5.1 - 5.и может быть реализована, например, на интегральных микросхемах 555 ЛП 12,Группа и элементов РАВНОЗНАЧНОСТЬ 6.1 - б,п предназначена для фиксации во вторых разрядах кодов первой и второй символьных конъюнкций наличияодинаковых значений логических сигналов, чтов дальнейшем используется для оиределения ортогональности в -м разряде, и может быть реализована, например, наинтегральных микросхемах 155 ЛП 5,Первая группа и элементов ИЛИ...

Номер патента: 1749857

Опубликовано: 23.07.1992

Авторы: Дерендяев, Кибзун, Маслов

МПК: G01R 31/28, G01R 31/318

Метки: блоков, выходной, логических, тестера, узел, функционального

...об исправном входе ОК. При наличии неисправности на входе ОК (замыкание на шины питания или соседние выводы, неверно установленные микросхемы или элементы) на выходе элемента сравнения 34 будет присутствовать лог, "0", которая по сигналу синхронизации нэ шине 3 запишется в триггер 39, в результате чего на шине 41 сформируется лог, "1", а на шине 42 - лог, "0", что будет соответствовать неисправному состоянию входа ОК, Уровень лог, "0" с выхода элемента И 38 заблокирует элемент И 37, в результате чего разомкнется клюц 26 и преобразователь 31 отключится от неисправного входа ОК.Если по какой-то причине контроль входа ОК не нужен, то в этом случае по шине 10 подается уровень лог, "Г, тем самым блокируется элемент И 36 и запись...

Номер патента: 1749905

Опубликовано: 23.07.1992

Автор: Жалдак

МПК: G09B 19/00

Метки: задач, логических, обучения, решению

...необходимое число пластин 10 рав- ции. Линейка 1 диаграмм перемещается нао,но (2 в):2, где а - число пазов в панели; 40 1 ряд ниже, т.е. на уровень 3-го ряда пазовчисло пластин 10 а - 2"; число пластин 10 б, 6, Установкой соответствующих пластин 10,о+110 в, 10 г - по 2 каждого вида, пластин 10 е,10 ж строится диаграмма второй операЧОд - по две, пластин 10 е и 10 ж - по одной ции, Аналогичным. образом строятся диагкаждого вида на каждые 6 - 7 рядов пазов, раммы последующих операций,Цвет условных обозначений на устройст При построении для формул логики одве должен быть черным или темным, а номестных предикатов с более, чем однойсами детали устройства - белыми илй предметной переменной диаграмм, в котосветлцми. рых используются...