Устройство для контроля логических узлов

ОПИСАНИЕ ИЗОБРЕТЕНИЯ Союз СоветскикСоциалистическихреспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 17,08.81 (21)3329161/18-21 И 1 М.ИН. а 01 В 31 Уог с присоединением заявки Мо Государственный комнтет СССР ао дедам изобретений и открытийДата опубликования описания 30 .01. 83 В,А. Громаковский,. А.Н. Зимаревф Ю,Д ,РяВ.А. Сергеев, .В;П. Тюпин и ИЗВ. ЧеМайЮМ,.12 Р,Ъ.(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ с 20 Изобретение относится к контрольно-измерительной технике и может быть использовано для контроля логических узлов с последователь-. ностными схемами.Известно устройство для проверки логических узлов по заранее составленной тестовой последовательности, содержащее блок считывания программы проверки, регистр входных сигналов, блок формироьателей входных сигналов, регистр контрольных выходных сигналов и блок сравнения контрольных сигналов с выходными сигналами проверяемого логического узла 1.Недостатком устройства является низкая достоверность контроля, обу ловленная тем, что используемые ре гулярные контролирующие тесты не обеспечивают необходимой полноты охвата сложных цифровых узлов, со-. держащих 500 и более логических вентилей.Наиболее близким техническим ре-, шением к предлагаемому является уст- . ройство для контроля цифровых узлов, содержащее генератор тактовых импульсов, индикатор, задатчик логического нуля, задатчик псевдослучайного кода, блок разделения Фрой: тов входных сигналов, первые и вто- рые элементы И-НЕ, первый и второй формирователи логического узла и блок сравнения ( 2.Для уменьшения вероятности возник новения гонок фронтов в контрольном узле каждый новый входной набор передается на его входы поразрядно, что не позволяет избежать гонок фрон тов, если в контролируемом узле имеются синхронизированные триггеры с запрещенными комбинациями входных сигналов, ОЧ-триггеры с комбинационными схемами на ч-входах и т.п что ограничивает область применения известного устройства.Цель изобретения - расширение об" ласти применения устройства.доставленная цель достигается тем что в устройство для контроля логических узлов, содержащее генератор тактовых импульсов, индикатор, эадатчик логического нуля, эадатчик псевдослучайного кода, соединенный первыми выходами с первыми входами соответствующих первых элементов ИНЕ, выходы которых соединены с перными входами вторых элементов И-НЕ, выходы которых соединены через пер 993168вые формирователи с соответствующими входами контролируемого логического узла, соединенного выходами с первыми входами блока сравнения, вторые Формирователи, соединенные входами с выходами соответствующих 5 вторых элементов И-НЕ, а выходами с соответствующими входами эталонного цифрового узла, соединенного выходами с вторыми входами блока сравнения, введены счетчик, триггер, 1 О первый дешифратор, коммутационная ,панель и вторые дешифраторы, соеди,ненные входами и выходами с соответствующими первыми входами и выходамикоммутационной панели, вторые и третьи выходы которой соединены соответственно с вторыми входами соответствующих первых и вторых элементов И-НЕ, второй вход соединен с выходом задатчика логического нудя, третьи входы соединены с соответствующими выходами задатчика псевдослучайных кодов, а четвертые входы - с первыми выходами первого дешифратора, второй выход ко.рого сое. динен с входом задатчика псевдослучайного кода, третий - с Ч-входом триггера, входы - с выходами счетчика, счетный вход которого соединен с С-входом триггера и с выходом гене ратора тактовых импульсов, соединен- ЗОного входом с входом индикатора и свыходом ОЧ-триггера, Р-вход которого соединен с выходом блока сравнения, а 5-вход - с входом устройства.35На фиг,1 приведена блок-схема устройства, на фиг. 2 - временные дйаграммы его работы; на фиг. 3 - 5 - при меры функциональных схем контролируемых узлов, на фиг. 6 - пример соеди О нения дешифраторов устройства.Устройство содержит генератор 1 тактовых импульсов, счетчик 2, первый дешифратор 3, триггер 4, задатчик 5 псевдослучайного кода, коммутацион ную панель б, вторые дешифраторы 7, задатчик 8 логического нуля, логические блоки 9, первые элементы 10 И-НЕ, вторые элементы 11 И-НЕ, первый формирователь 12, второй формирователь 13, контролируемый логический узел 14, эталонный логический узел 15, йлок 16 сравнения, индикатор 17. Кроме того, обозначены (Фиг. 2); временная диаграмма 18 сигналов генератора 1, временная диаграмма 19 55 сигналов на третьем выходе дешифратора 3, временная диаграмма 20 сигнала на втором выходе дешифратора 3, временные диаграммы 21 - 24 на первых прямых выходах дешифратора 3, а так О же (фиг. 3) произвольный логичес кий блок 25, ОН-триггер 26, инвертор 27, ОМ-триггер 28, элемент И 29 (фиг. 4); элементы И-ИЛИ -НЕ 30 (фиг 5 ) , 65 Входы логических 15-1, 15-2, 15-3узлов, соединенные с формирователями 12 блоков 9, обозначены 12-1-1210 (фиг. 3-5),Коммутационная панель б выполняется в виде расположенного в однойплоскости набора контактных гнезд,каждому входу и каждому выходу соот.ветствует отдельное гнездо. Установкой перемычек, состоящих из нужногочисла соединенных проводами контактных штырей, может быть осуществленаэлектрическая связь между произвольным количеством гнезд панели б.Все шины, соединенные с выходными гнездами коммутационной панелиб, должны быть также подключены через резистор к шине питания, Этообеспечивает наличие на шине потенциала логической "1", если на соответствующих выходах коммутационной панели не подан какой-либо другой сигнал.Устройство работает следующимобразом.В соответствии с подготовленнойзаранее проверочной документациейна коммутационной панели б устанавливаются перемычки, необходимыедля проверки логического узла 15данного типа, После этого подаетсяпитание на проверяемый 14 и эталонный 15 логические узлы. При этом навход устройства подается сигнал,безусловно, устанавливающий триггер 4 в состояние "1", Логическая"1" на выходе триггера 4 разрешает работу генератора 1.,Счетчик 2 считает импульсы генератора 1, дешифратор 3 преобразуетвыходные сигналы счетчика 2 в сигналы, временные диаграммы которыхприведены на Фиг. 2.В начале каждого периода счетасчетчика 2 вырабатывается сигнална втором выходе дешифратора 3 (временная диаграмма 20). Этот сигналпоступает в задатчик 5, изменяющий по этому сигналу свое состояние. После этого на нескольких первых выходах дешифратора 3 вырабатываются импульсные сигналы (показаны на временных диаграммах 2124); поступающие через панель бна входы дешифраторов 7На каждый период счета счетчика 2 вырабатываются один набормногоразрядного псевдослучайногокода и набор импульсных сигналов.На отдельные входы логических узлов 14 и 15 могут быть поданы через элементы 10 и 11 соответствующие сигналы псевдослучайного кода из задатчика 5 без преобразования. На некоторые другие входыузлов 14 и 15 через коммутационную панель б и элемент И-НЕ 11 могут быть поданы как произвольные,ЗО прямые, так и инвертированные сигналы, вырабатываемые в задатчике5 и дешифраторе 3. На некоторыевходы узлов 14 и 15 могут быть поданы сигналы, соответствующие логической функции от произвольныхсигналов задатчика 5 и дешифратора Ниже приведены примеры схем, на входы которых следует подавать такие сигналы, даны необходимые функции и описаны способы реализации этих функций.До тех пор, пока на вход устройства подается сигнал, удержинающий триггер 4 в состоянии "1", результат сравнения узлов 14 и 15 не фиксируется. Это необходимо, так как после включения питания на узлы 14 и 15 состояния триггеров, имеющихся в этих узлах, не определены и до поступления установочной последовательности состояния соответствующих триггеров в узлах 14 и 15 могут различаться и, следовательно, могут быть различными выходные сигналы, узлов 14 и 15. Предлагаемое устройство не требует формирования специальной установочной последовательности, таккак в последовательности входныхсигналов, формируемой стендом задостаточно большое количество периодон счета счетчика 2, всегда бу дет содержаться некоторая установочная последовательность.установлено, что начальная устанонка обеспечивается н течение- 30 тыс. периодов счета счетчика 2, при длине периода н 16 мкс, что соответствует0,5 с реального времени,Время, отводимое на процесс начальной установки сравниваемых узлов, задается оператором, По истечении времени начальной установки оператор переводит устройство в режим сраннения,.переключая сиг-. нал на входе устройства. Триггер 4 разблокируется, и в моменты времени, когда логическая "1" появляется на третьем выходе дешифрато- ра 3 и поступает на управляющий вход триггера 4, триггер 4 устанавливается н состояние, соотнетствующее сигналу на входе блока 16 сравнения.Если контролируемый логический узел 14 идентичен эталонному 15, то в режиме сравнения на выходе блока 16 сравнения установлен постоянный сигнал логической "1". В этом случае по истечении времени сравнения, определяемого техническими услониями на данный тип логического узла,проверяемый узел считается исправным. установлено напра тике, что для подавляющего большинства типов логических узлов 5 10 15 2 О 25 4 О 55 65 необходимое время проверки не превышает нескольких секунд и только иногда может составить десятки секунд,Если же контролируемый узел 14 содержит какую-либо функциональную неисправность, то в течение времени контроля произойдет несравнение контролируемого 14 и эталонного 15 узлов по какому-либо выходу, на выходе блока 16 сравнения появится логический "О", триггер 4 установится в состояние фО" и запретит дальнейшую работу Устройства, что будет отражено индикатором 17.Остановка работы устройства в течение времени сравнения является признаком неисправности контролируемого узла 14Таким образом, введение в состав счетчика 2 дешифраторов 3 н 7 и коммутационной панели 6 позволило значительно расширить область применения устройства благодаря возможности ликвидировать гонки фронтон в контролируемых узлах 15 и возможности формирования псев дослучайных сигналов с изменяемой скважностью. Формула изобретения Устройство для контроля логических узлов, содержащее генератор тактовых импульсов, индикатор, задатчик логического нуля, эадатчик поевдослучайного кода, соединенный первыми выходами с первыми входами соответствующих первых элементов ИНЕ, выходы которых соединены с первыми входами вторых элементов И-НЕ, выходы которыхсоединены через формирователи с соответствующими входами контролируемого логического узла, соединенного выходами с первыми входами блока сравнения, вторые Формирователи, соединен ные входами с выходами соответствующих вторых элементов И-НЕ, а выходами - с соответствующими входами эталонного цифрового узла, соединенного выходами с вторыми входами блока сравнения, о т л и ч а - ю щ е е с я тем, что, с целью расширения области применения устройства, н него введены счетчик, триггер, первый дешифратор, коммутационная панель и вторые дешифраторы, соединенные входами и выходами с соответствующими первыми входами и выходами коммутационной панели, вторые и третьи выходы которой соединены соответственно с втбрыми входами соответствующих первых и нто рых элементов И-НЕ, второй нход сое 993168динен с выходом задатчика логического нуля, третьи входы соединены с соответствующими выходами задатчика псевдослучайных ходов, ачетвертые входы - с первыми выходами. первого дешифратора, второй выход которого соединен с входомзадатчика псевдослучайного хода,третий - с Ч-входом триггера, входы - с выходами счетчика, счетныйвход которого соединен с С-входомтриггера и с выходом генератора тактовых импульсов, соединенноговходом с входом индикатора и с выходом ОЧ-триггера, О-вход которого соединен с выходом блока сравнения, а -вход - с входом устройства.Источники информации,принятые во внимание при экспертизе99 316 ВФб ,И)П ЩП юл ЯфФ/7 К /ЮРм М /Я/7 Фуды НИИПИ Закаэ 41 Тираж 708 Подписно Филиал ППП "Патентф, г.Уятород, ул.Проектная