Устройство для контроля логических узлов

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соеэ СоветсникСоциалистическихРеспублик и 968816(51)М. К,в,С 06 Е 11/16 Евуарстааи 3 аектвт СИР во двам яввбрвтвикя и открытий(ЩУДК 681 326 088.8) Опубликкрвано 23.10.82 Бюллетень М 39 Дата опубликования описания 23.10,82. В. В. Богданов, Б. С, Иаслеников, О. Г. СветниковTВ. Г. Чибисов и А. ф. Шалимов1(7) Заявитель 154) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ УЗЛОВ Изобретение относится к вычислительной технике, в частности к аппаратуре контроля логических блоков вычислите- льных машин и средств цифровой автоматики. Известно устройство для автоматического контроля цифровых объектов, содержащее генератор тестов блок формирования входных сигналов, эталонный 1 о блок, дискриминатор выходных сигналов, блок сравнения, блок блокировки, счетчик тактов, блок управления, блок памяти, блок ввода, блок выбора адреса, в котором для устранения влияния на 15 результаты контроля критических состояний в контролируемом и эталонном объектах в блок памяти вводится информация о выводах объектов в соответствующих тактах проверки, на которых возможно появление состояния неопределенности и по которым запрещается сравнение выходных реакций контролируемого и эталонного объектов в бло ке сравнения1.Недостатками этого устройства яв.- ляются его сложность и необходимость проведения предварительной работы по программному моделированию контролируемых объектов с помощью ЭВИ на выбранном псевдослучайном тесте.Наиболее близким техническим рещением к изобретению является устройство для контроля логических блоков, содержащее блок формирования контрольного числа, входы которого соединены с входами и выходами контролируемого логического блока, генератор псевдослучайных кодов, блок управления, первый и второй выходы которого соединены с управляющими входами блока формиро" вания контрольного числа и генератора псевдослучайных кодов соответственно 1,2.Недостатком устройства является то, что генерируемые устройством псевдо96881 6 4При этом блок сравнения содержит и сумматоров по модулю два, элементИ, выход которого является выходом общего сравнения блока, первый выходпервой группы выходов поразрядного сравнения которого соединен с прямымвыходом первого сумматора по модулю два, прямые выходы сумматоров по модулю два с второго по и-й являютсясоответственно выходами с второго по и-й первой группы выходов поразрядного сравнения блока, выходы с первого по (и)-й второй группы выходов поразрядного сравнения которого соединены с выходами с первого по и-й соответственно сумматоров по модулю два и соответственно с входами элемента И, первая группа входов блока соединена соответственно с первыми входами сумматоров по модулю два, вторые вхо-. ды которых являются соответственно второй группой входов блока.Кроме того, блок приоритетов содержит (и) элементов И, первые входы которых соединены соответственно с первой группой входов блока, вторая группа входов которого соединена свходами с второго по и-й элементов И, вторые входы элементов И с второго по и-й соединены с (и)-ым входом второй группы входов блока, третьи входы элементов И соединены с (и) входом второй группы входов блока, и так далее, и-й вход элементов И соединен с и - (и)-ым входом второй группы входов блока.Блок управления содержит генератор тактовых импульсов, регистр сдвига, два элемента И, два триггера, дешифратор, счетчик, причем тактовый вход блока соединен с первым входом первого элемента И, выход которого является вторым выходом блока и соединен с управляющим входом дешифратора, со счетным входом счетчика, выходы разрядов которого соединены соответственно с информационными входами де,шифратора, первый выход которого соединен с единичным входом первого триггера, выход которого соединен с первым входом второго элемента И, выход которого является первым выходом блока, третий выход которого соединен с выходом первого разряда регистра сдвига, выход второго разряда которого соединен с вторым входом первого элемента И, второй вход второго элемента И соединен с выходом третьего разряда регистра сдвига, установочный случайные коды могут вызвать неопределенность поведения контролируемого логического блока из-за критических состояний Фронтов входных сигналовло гического блока, возникающих вследствие одновременного изменения состояний на нескольких йцходах генератора псевдослучайных кодов. При этом вы" ходные реакции контролируемого логического блока на заданный псевдослу" 10 чайный тест оказываются неопределен. ными, что приводит к невозможности достоверного контроля правильности функционирования этого блокаЦель изобретения - повышение дос З товерности контроля логических узлов.Поставленная цель достигается тем, что в устройство для контроля логи- ческих узлов, содержащее блок формирования контрольного числа, генератор 20 псевдослучайных последовательностей, блок управления, причем первый выход блока управления соединен с синхровходом блока формирования контрольного, числа информационные входы которого соединены соответственно с контактами проверяемого узла, второй выход блока управления соединен с управляющим входом генератора псевдослучайных последовательностей, вход запуска блока уп. равления является входом запуска устройства, введен блок сравнения, блок приоритетов, регистр, причем входы проверяемого узла соединены соответственно с первой группой входов блока сравнения, с выходами регистра, управляющий вход которого соединен с третьим выходом блока управления, первый выход первой группы выходов поразрядного сравнения блока сравнения соединен с первым информационным входом ре 46 гистра, информационные входы с второго по и-й (где и - число входов проверяемого узла) регистра соединены соответственно с выходами блока приоритетов, выходы с второго по и-й первой группы выходов поразрядного сравнения блока сравнения соединены соответственно с первой группой входов блока приоритетов,. вторая группа входов которого соединена соответственно с вы О ходами с первого по (и)-й второй группы выходов поразрядного сравнения блока сравнения, выход общего сравне" ния которого соединен с тактовым входом блока управления, выходы генератора псевдослучайных последовательностей соединены соответственно с второй группой входов блока сравнения.5 9688 вход которого соединен с нулевым вхо" дом первого. триггера и с выходом второго триггера, нулевой вход которого соединен с вторым выходом дешифратора, единичный вход второго триггера является входом запуска блока, выход генератора тактовых импульсов соединен с синхровходом регистра сдвига.На фиг, 1 приведена блок-схема устройства для контроля логических узлов;10 на фиг. 2 - пример технической реали- ,зации генератора псевдослучайных кодов; на фиг. 3 . то же, блока управления," на фиг. 4 - диаграмма, поясня,ющая работу блока управления. мУстройство для контроля логических блоков содержит блок 1 формирования контрольного числа, регистр 2, блок 3 приоритетов, блок 4 сравнения, генератор 5 псевдослучайных кодов, р 0 блок 6 управления, контролируемый логический узел 7.Блок 1 формирования контрольного числа содержит накапливающий сумматор 8 и сумматоры 9 по модулю два. Регистр2 содержит и 3 К-триггеров, 10, где и- количество вхоДов контролируемого логического узла 7, Блок 3 приоритетов содержит иэлементов И 11, а блок 4 сравнения - и сумматоров 12 по модулю два и элемент И 13.Генератор 5 псевдослучайных кодов содержит регистр 14 сдвига и сумматор 15 по модулю два (фиг. 2). Выходы регистра 14 сдвига являются выходами генератора 5, а вход синхронизации - уп.ЗЗ равляющим входом генератора 5, С помощью сумматора 15, входы которого соединены с определенными выходами регистра 14 сдвига, а выход соединен с входом регистра 14, осуществляется об. ратная связь в генераторе 5 псевдослучайных кодов,блок 6 управления содержит генератор 16 тактовых импульсов, р гистр 17 сдвига, элементы И 18.и 19, Ю-триг 45 геры 20 и 21, дешифратор 22 и счетчик 23.Устройство работает следующим об. разом.Перед непосредственным процессом конМ троля все блоки устройства устанавливаются в исходное состояние (цепи начальной установки на фиг. 1 для упрощения не показаны). После запуска устройство начинает генерировать входные воздей-ствия для контролируемого логического узла 7. При этом используется последовательность кодов генератора 5 псев 16 6дослучайных кодов, которая передаетсяна входы контролируемого логическогоузла 7 через буферный регистр 2. Этапередача кодов осуществляется следую"щим образом.Блок 4 сравнения производит поразрядное сравнение кодов на выходах регистра 2 и генератора 5 псевдослучайных кодов и выдает результат сравнения на входы блока 3 приоритетов.Блок 3 приоритетов иэ совокупностинесовпадающих разрядов выбирает,одйн(с наибольшим приоритетом)и формируетразрешающий сигнал на К-входы соответствующего триггера 10 регистра 2.При поступлении от блока 6 управлениясигнала на управляющий вход регистра2 происходит изменение состояния триггера регистра, на вход которого поданразрешающий сигнал. После этого блок3 приоритетов формирует новый разрешающий сигнал на вход одного из триггеров 10 регистра 2, состояние кото.,рого не совпадает с состоянием соответствующего разряда генератора 5. Последующему сигналу от блока 6 управления происходит изменение состоянияи этого триггера и т. д. Процесс повторяется до тех пор, пока коды навыходах регистра 2 и генератора 5 полностью не совпадут.,При совпадении кодов на выходе об"щего сравнения блока 4 сравнения формируется сигнал равенства кодов, поступающий на вход блока 6 управления,который выдает при этом сигнал науправляющий вход генератора 5. На выходах генератора 5 происходит сменакода. После этого вновь повторяетсяописанный процесс передачи кода с ге,нератора,5 в регистр 2. Таким обра,зом, на входы контролируемого логического узла 7 поступают псевдослу"чайные коды, причем в каждом тактеработы происходит изменение состояния одного входного сигнала, чем уст 1раняется неопределенность поведениялогического узла 7 из-за критическихсостояний фронтов входных сигналов.Входные воздействия и вызванные имивыходные реакции логического узла 7 .поступают на входы сумматоров 9 бло"ка 1 формирования контрольного числаи вызывают смену кодов на их выходах.Коды с выходов сумматоров 9 суммируются в накапливающем сумматоре 8 блока 1 с накопленной суммой при поступлении на его управляющий входсигна-.ла от блока 6 управления,7 968816 8По окончании контроля логического кодов, необходимых для достоверного узла 7 в накапливающем сумматоре 8 контроля логических блоков, зависит образуется контрольная сумма, которая от внутренней структуры этих блоков; сравнивается с эталонной суммой, полу- Чем она сложнее; чем большее количест. ченной для исправного логического уз-во кодов требуется для контроля. ла, аналогично проверяемому узлу, Ес- Блок 6 управления формирует сигна". ли контрольная сумма совпадает с эта- лы управления для блока 1 формировалонной, проверяемый логический узел ния контрольного числа, регистра 2 и считается исправным.В противном слу" генератора 5 псевдослучайных кодов и чае логический узел считается неис ф работает следующим образом. правным. Как и все блоки устройства, блокДля достижения повторяемости .ре управления перед началом работы зультатов проверки генератор 5 псев- приводится в исходное состояние (цедослучайных кодов и регистр 2 перед пи начальной установки на фиг. 3 для началом контроля устанавливаются в ф упрощения не показаны). В исходном определенное исходное состояние. Ко- . состоянии триггер 21 обнулен, а исход,личество кодов, вырабатываемых гене- ное состояние счетчика 23 зависит от ратором 5 за время проверки, должно требуемого количества псевдослучайных быть строго фиксированным. Кроме то- кодов для первого и второго этапов го, перед контролем. логических блоков,Ю контроля логического узла 7. Выходной содержащих запоминающие элементы сигнал триггера 21 удерживает прину(триггеры, счетчики, регистры), необ- дительно в нулевом состоянии триггер ходимо провести их установку в опре и в исходном состоянии - кольцевой деленное исходное состояние. С этой сдвиговый регистр 17. В результате целью процесс контроля логического И блок 6 управления не Формирует сигнаблока 7 разбит на два этапа, последо- лы управления; При поступлении запус вательность выполнения которых следу- кающего импульса с шины 24 запуска ющая. В течение первого этапа проис- триггер 21 по .5-входу переводится в ходит установка узла 7 в исходное со" единичное состояние С. установочного стояние. При этом устройство генери вхдда сдвигового регистра 17 снимаетрует входные воздействия для блока 7. ся сигнал, удерживающий его в исход- Наличие сменяющихся кодов на входах ном состоянии. Регистр 17 сдвига, на контролируемого логического узла 7 вход синхронизации которого поступают вызывает функционирование этого бло- импульсы с генератора 16 тактовых имка и возникновение смены кодов на вхо-З пульсов, начинает формировать периодах 1 Формирования контрольного чис- дическую. последовательность сигналов ла. Однако в течение определенного ко-27 (фиг, 4). личества первых после запуска тактовработы устройства, которые составляют Сигнал с первого выхода регистра первый этап процесса контроля, работа 17 сдвига поступает на управляющий блока 1 блокирована, Блок 6 управле- вход регистра 2 и производит изменения не выдает сигналы на управляющий ние состояния триггера 10 регистра 2, вход сумматора 8.Контрольная сумма на вход которого подан разрешающий не формируется. В течение этого вре- сигнал от,блока 3 приоритетов. Сигнал мени происходит установка в исходное с второго выхода регистра 17 сдвига4состояние триггеров в контролируемом ,через элемент И.19 поступает на управ- узле 7, Количество псевдослучайных ляющий вход генератора 5 псевдослукодов, используемых для приведения чайных кодов, если на вход элемента логического узла 7 в исходное состоя- И 19 приходит, разрешающий сигнал с ние, может быть различным и. зависит выхода общего сравнения блока 4 сравот сложности контролируемого узла 7. нения, и вызывает смену кода на выхоЯВо время второго этапа контроля уст- дах генератора 5. Сигнал с третьегороиство продолжает генерировать вход. выхода регистра 17 сдвига поступает ные воздействия логического узла 7, через элемент И 18 на управляющий а локировка накапливающего суммато- вход блока 1 формирования контрольнобра 8 блока 1 формирования контрольно- го числа, если триггер 20 находитсяИго числа снимается. Сумматор 8 в те- в единичном состоянии, и вызывает сумчение этого этапа формирует контроль- мирование входного кода сумматора 8 ную сумму. Количество псевдослучайных с накопленной в нем суммой,8816 1 О формула изобретения 9 96Во время первого этапа контроля триггер 20 обнулен, и блок 6 управления Формирует только сигналы для управления регистром 2 .и генератором 5 псевдослучайных кодов. Сигнал управ пения блоком 1 Формирования контроль- ного числа не формируется, сумматор 8 блокировани суммирования кодов не производит. Счетчик 23 и дешифратор .22 служат для определения моментов 10 окончания первого и второго этапов контроля логических блоков. Счетчик 23 определяет количество сформирован.ных генератором 5 псевдослучайных ко.дов за время контроля. Дешифратор 22 1 З разрешает прохождение стробирующегосигнала на выход А при определенной комбинации А (например, 111 1) на :выходах 1 младших разрядов счетчика 23 и на выход В - при определенной . 20комбинации В. например 111 1) навыходах (и- ) старших разрядов счетчика 23. После того, как содержимое ,младших разрядов счетчика 23 совпадает с комбинацией А, триггер:20 .по 5- 25входу переводится в единичное состояние сигналом. с выхода А дешифратора 22. В результате разрешается выдачасигналов управления на блок 1 формирования контрольного числа. ЗО С этого момента начинается второй этап контроля логического узла 7, втечение которого сумматор 8 блока 1формирования контрольного числа фор- ЗЗ мирует контрольную сумму. Окончание этого этапа контроля определяется моментом появления сигнала на выходе В дешифратора 22, т. е. при наличии на выходах (и-) старших разрядов счет чика 23 комбинации В. При этом сигнал с выхода В дешифратора 22 по В-входу сбрасывает триггер 21, который своим . выходным сигналом устанавливает в нулевое состояние триггер 20 и регистр 4 З 17 сдвига, что соответствует окончанию процесса контроля логического блока 7. Изменяя исходное состояние счетчика 23, в которое он приводится пе-. ред началом работы, можно назначать З 11 разные длины последовательностей вход ных воздействий контролируемого узла 7, необходимых для установки узла 7 в исходное состояние и для непосред,ственного его контроля. Причем нацаль-ЗЗ ное состояние младших разрядов счетчика 23 определяет количество кодов генератора 5, используемых на первом .этапе контроля, а начальное состояние старших разрядов - количество кодов, используемых на втором этапе контроля.Таким образом, использованис в устройстве блока сравнения, блока прио . ритетов и регистра позволяет устра-нить критические состояния фронтов входных сигналов контролируемого логического узла, которые могут вызывать неопределенность поведения этого узла, что в конечном итоге повышает достоверность контроля логических блоков. 1. Устройство для контроля логических узлов, содержащее блок формирования контрольного числа, генератор псевдослучайных последовательностей, блок управления, причем первый выход блока управления соединен с синхровходом блока формирования контрольного числа, информационные входы которого соединены соответственно с контактами проверяемого узла, второй выход блока управления соединен с управляющим входом генератора псевдослучайных последовательностей, вход запуска блока управления является входом запуска устройства, о т л и ц аю щ.е е с я тем, что, с целью повышения достоверности контроля, в устройство введен блок сравнения, блок приоритетов, регистр, причем входы проверяемого узла соединены соответственно с первой группой входов блока сравнения, с выходами регистра, управляющий вход которого соединен с третьим выходом блока управления, первый выход первой группы выходов поразрядного сравнения блока сравнения соединен с первым информационным входом регистра, информационные входы с второго по и-й (где и - число входов проверяемого узла) регистра соединены соответственно с выходами блока приоритетов, выходы с второго по и-й первой группы выходов поразрядного сравнения блока сравнения соединены соответственно с первой группой входов блока приоритетов, вторая группа входов которого соединена соответственно с выходами с первого по (и)-й втоФрой группы выходов поразрядного сравнения блока сравнения, выход общего сравнения которого соединен с такто-вым входом блока управления, выходы генератора псевдослучайных последовательностей соединены соответственно11 . 9688 с второй группой входов блока сравнен ния,.2. Устройство по и. 1, о т л и ч а,ю щ е е с я тем, что блок аравнения содержит и сумматоров по модулю два, элемент И, выход которого является выходом общего сравнения блока, пер" вый выход первой группы выходов поразрядного сравнения которого соединен с прямым выходом первого сумматора по 1 ф модулю два, прямые выходы сумматоров по модулю два с второго по и"й явля" ются соответственно выходами с второго по и-й первой группы выходов пораз" рядного сравнения блока, выходы с пер 4 .вого по (и)-й второй группц выходов поразрядного сравнения которого соединены с выходами с первого по и-й соответственно сумматоров по модулю два и соответственно с входами элемента а И, первая группа входов блока соединена соответственно с первыми входами сумматоров по модулю два, вторые вхо" ды которых являются соответственно второй группой входов блока. 233. Устройство по и. 1, о т л и ч аю щ е е с я тем, что блок приоритетов содержит (и) элементов И, первые входы которых соединены соответственно с первой группой входов блока, вто.1 Е рая группа входов которого соединена с входами с второго по и"й элементов И, вторые входы Элементов И с второго по и-й соединены с (и"1)"ым входом второй группы входов блока, третьи входы элементов И соединены с (и"2) входом второй группы входов блока, и так далее, и-й вход элементов И соединен с и - (и)-ым входом второй группы входов блока. 16 12Ф, Устройство по и. 1, о т л и ч а,ю щ е е с я тем, что блок управлениясодержит генератор тактовых импульсоврегистр сдвига, два элемента И, дватриггера, дешифратор, счетчик, причемтактовый вход блока соединен с первымвходом первого элемента И, выход которого является вторым выходом блокаи соединен с управляющим входом дешифраторасо счетным входом счетчика,выходы разрядов которого соединенысоответственно с информационными входами девифратора, первый выход которого соединен с единичным входом первого триггера, выход которого соединен с первым входом второго элементаИ, выход которого является первым вцходом блока, третий выход которого.соединен с выходомпервого разрядарегистра сдвига, выход второго разряда которого соединен с вторцм входомпервого элемента И, второй вход второго элемента, И соединен с выходомтретьего разряда регистра сдвига, установочный вход которого соединен снулевым входом первого триггера и свыходом второго триггера, нулевойвход которого соединен с вторым выходом девифратора, единичный вход второго триггера является входом запускаблока, выход генератора тактовых импульсов соединен с синхровходом регистра сдвига..Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 656063, кл. С 06 Р 11/00, 1977.2. Авторское свидетельство СССРИ 613877, кл. С 06 Г 11/08, 1976 (про.тотип).968816г.Ф ВНИИПИ Заказ 8176/77 Тираж Филиал ППП "Патент", г. Ужгоро Подписн ктная, 4