Патенты с меткой «логических»

Номер патента: 428387

Опубликовано: 15.05.1974

Авторы: Барбаш, Безбоков, Обретен, Тимонькин, Ткаченко

МПК: G06F 7/06, G06F 7/38

Метки: вычислительное, логических, минимизации, структур, схем

...минлмизаццц структур логических схем.Для решения задачи определения полной совокупности простых импликант на наборном поле 5 через ввод задаются все запрещенные числа логической функции, описывающей структуру минцм 11 зируемэй логиче койсхемы. В логический блэк 3 через ввод зада 5 ется одно из рабочих чисел, характеризующихлогическую функцию.При решении задачи определения про"т химплицент логической функции на наборномполе 5 задаются все раоочие числа мцню 11 о зируемой логической функции, а в лэгцче"к .йблок 3 вводится одно из запрещеняых чисел.На счетчик 7 блока управления 1 последовательно поступают импульсы через зв"д.Выходы счетчика 7 подключены ко входам5 дешифратора 2 и логического блэка 3, В соответствии с сигнала 11,...

Номер патента: 432505

Опубликовано: 15.06.1974

Авторы: Дворкин, Потураев

МПК: G01R 31/3177

Метки: логических, микросхем

...с регистра 1, достаточен для получения минимальных функциональных тестов.В том случае, ес30 регистра 1 не даютнимального теста проверяемой микросхемы, открываются вентили 3 и кодовые комбинации с выходов кольцевого регистра сдвига поступают на входы дешифратора 5. Дешифратор образует дополнительные кодовые комбинации, необходимые для получения минимального функционального теста. Эти дополнительные кодовые комбинации выходов дешифратора 5 поступают на входы блока 4, обеспечивающего создание необходимых электрических режимов проверки микросхемы.Дешифратор 5 и кольцевой регистр 1 сдвига образуют первую ступень коммутаций программы проверки. Повторяемость программы проверки во времени обеспечивают тем, что разряды регистра 1 сдвига образуют...

Номер патента: 438119

Опубликовано: 30.07.1974

Авторы: Лебедев, Лукьянов

МПК: H03K 19/00

Метки: логических, насыщенных, ненасыщенных, согласования, схем, элемент

...тока через транзисторы 3 и 4 в любом логическом состоянии и состоящий из транзистора 6, на базу которого подается опорное напряжение, а эмиттер через резистор 7 связан с шиной эмиттерного питания,При подаче на входы А и В логической единицы, т. е, высокого уровня, эмиттерные переходы транзистора 1 смещаются в обратном направлении, напряжение на базе и коллекторе его, а также в точке т повышается. Транзистор 5 фиксирует потенциал точки т на уровне У=Увэ и обеспечивает тем самым потенциал в точке б, равный нулю, так как падение напряжения на транзисторе связи 4 также равно У,. Если использовать интегральные транзисторы 4 и 5, расположенные в одном кристалле и имеющие относительно малый разброс напряжений и их температурных...

Номер патента: 441532

Опубликовано: 30.08.1974

Авторы: Кузнецов, Кузьмин, Парижский

МПК: G01R 31/3177

Метки: логических, неисправностей, обнаружения, схемах

...сигналом запрета с генератора 5 блокируется схема 4 сравнения, на ее выходах при этом отсутствуют сигналы рассогласования, а блок б индикации устанавливается в исходное положение Исправно, Следующим тактовым сигналом установки контрольных наборов с генератора 5 счетчик 1 переводится в положение, определяющее контрольный набор на информационных входах контролируемого и эталонного блоков. Далее тактовым сигналом опроса схема 4 сравнения разблокируется, затем сигналами генератора 5 (из числа тактовых сигналов контроля) осуществляется тактирование контролируемого и эталонного блоков.Если контролируемый блок 2 исправен, то на его выходах и таких же выходах блока 3 сигналы идентичны. В этом случае на выходах схемы 4 сравнения сигналы...

Номер патента: 450364

Опубликовано: 15.11.1974

Автор: Лебедев

МПК: H03K 19/08

Метки: исходное, логических, перерывах, питания, состояние, установки, элементов

...3, основной транзисо тор 4, кондейсатор 5, инвертирующий ттоанзистор 6 логичесвойсхемы ИЛИ-НЕ", транзистор 7эмиттерного повторителя и источниви питания Е 1 и Р.4603устройство работает следующимзбразом.При включении напряжений источников питания К, и Е 2 конденсатор5 заряжается, напряжение на стаби- блитроне 2 растет, при этом напряжение, снимаемое с коллекторатранзйстора 4, удерживает транзистор 7 в заврытом состоянии . С выхода схемы снимается низкий уровень 11 онапряжения, осуществляющий установку в исходное состояние логических устройств .При дальнейшем увеличении напряжения на конденсаторе 5 ста- ябилитрон 2 пробивается, что приводит н открыванию трайзистора 4,при этом на выходе схемы появляется высокий уровень...

Номер патента: 451994

Опубликовано: 30.11.1974

Авторы: Быданов, Гаймалов

МПК: G06F 11/00

Метки: дискретных, логических, схем

...л и ч а ющ е е с я ч л), что, с целью повышениянадежности роботы устройства, оно содер-жит элемент "ИЛИ-НЕ и второй элемент"ИЛИ", входы которых соединены с выходами соответстиук)1 их разделительныхЬОсхем, а также Второи элемент "кок)р)го с.оед)нены с Выходами второ Оэлемента "ИЛИ" и элемента ИЛИ-ПЕ", авыход подключен ко второму входу первобб го элемента ФИЛИ".,3Устройство работает следуюшим образоМ., При работе устройства используется принцип сравнения работы проверяемой схемы 17 и эталонной схемы 18 при всех возможных комбинациях входных сигналов, Если хотя бы при одной из входных комбинаций уровни напряжений на Выходах схем 17, 18 не совпадают, это фиксируется включением индикаторного элемента "Отказ" 12. В противном же случае...

Номер патента: 469971

Опубликовано: 05.05.1975

Авторы: Бакакин, Дорохин, Карлов

МПК: G06F 11/00

Метки: логических, узлов

...на его локализацию.Регистры подпрограмм, 15, сбоев 16, цикла 17 и возврата 18 служат для хранения и выдачи адресов блока оперативной памяти 1, по которым необходимо обратиться в соответствии с решением, принятым блоком анализа неисправностей, и принятия решений 14.Устройство работает следующим образом, Генератор чисел 8 по команде с блока оперативной памяти 1 через блоки 4, 5 и 9 вырабатывает серию кодовых комбинаций, ко. торые посылает через блок коммутации стимулирующих воздействий 10 на объект проверки, при этом обеспечивается проверка на рабочей частоте объекта проверки независимо от быстродействия блока оперативной памяти 1, Кодовые комбинации реакции объекта проверки накапливаются в блоке выявления неисправностей 11, в...

Номер патента: 470804

Опубликовано: 15.05.1975

Автор: Шишков

МПК: G06F 7/00

Метки: арифметических, выполнения, логических, операций

...нулю. Время переключения схемы с нулевого уровня выходного напряжения на ненулевой определяется временем заряда током (,бр (не зависящим от схем предшествующих устройств) паразитных емкостей и индуктивностей.Отклонения уровня напряжения источника 6 от нулевого в сторону уровня напряжения источника 1, меняющие токи через диоды и стабилитроны, не меняют падений напряжений на них.В тех случаях, когда исходные напряжения имеют ненулевые, равные по величине и противоположные по знаку отклонения от нулевого уровня, сопротивления элементов 3 и 4 равны 1 Ест/обр) и напряжение на нагрузке имеет нулевой уровень 1 как и при нулевых уровнях напряжений всех источников) .Нагрузкой предложенного устройства могут быть устройства, выполненные по тем же...

Номер патента: 475739

Опубликовано: 30.06.1975

Автор: Чистяков

МПК: H03K 19/00

Метки: дизьюнктивных, логических, нормальных, тупиковых, функций

...лростым импликацтам логической функции (1). По команде Исходпое (И) генераторы 2 и 3 ц двоичцый счетчик 4 устаца 55 лнвасотся в исходное положение. 11 а первый вход устройства 5 подастся 55 остояншй сигнал Д, обеспечиваО- цц 5 й 5 ввод соответствующего дополцеция в счетчик 4 црц появлении управляюсщего сшцала ца втором входе устройства 5,Пусть для нашего примера коцсгцтуептам 55 сдципцы будут:.п 1=, лд, .п/г, луг, я/А (3)т. с. число коцстцтуецт единицы ц 5=5.ПО комацдс Пуск ца выходе устройства 5 формируется дополнение и записывается В счетчик 4; генератор 3 формирует первый сигнал, соответствующий одному сочеташцо цз множества всевозможных сочетаний (2) и этт сигнал остается постоянным до прихода ца вход гецератора 3...

Номер патента: 476684

Опубликовано: 05.07.1975

Авторы: Богданов, Степановский

МПК: H03K 19/42

Метки: восстанавливающий, или, логических, орган, элементах

...следующих через один каналов. Вхо ды 25, 26, 27 логических элементов ИЛИподключены к выходам логических элементов ИЛИ 4, 6, 8, а входы 28, 29, 30 логических элементов ИЛИ подключены соответственно к выходам логических элементов И 20 5, 7, 9. Выходы логических элементов ИЛИявляются выходами восстанавливающего органа - 31, 32, 33.Восстанавливаюцпш орган работает следующим образом.25 При поступлении на все входы 1, 2, 3 одинаковой информации с логической избыточной структуры в виде логических 1 или логических О на всех выходах 31, 32, 33 поя вятся сигналы соответственно в виде логиче- О скпх 1 или логических О. При поступле476684 Предмет изобретения Составитель И. Разинова Техред Л. Казачкова Редактор Т. Орловская Корректор Т,...

Номер патента: 477412

Опубликовано: 15.07.1975

Автор: Филимонов

МПК: G06F 11/00

Метки: логических, проверки, субблоков

...контроля на следующий выход объекта проверки, выходы счетчика 4 подаются на другие входы субблока. В течение времени заполнения счетчика 4 узел контроля 12 формирует контрольную сумму, например, сумму единиц, служащую критерием исправности второго выхода и так далее, пока не будут проверены все выходы контролируемого субблока. При проверке субблоков с логической памятью (второе положение переключателя 22) работа происходит в два такта: подготовительный и рабочий. Благодаря работе блока клапанов 6 на подготовительном такте на выходной регистр подается только часть сигналов с выхода счетчика 4, и соответственно 5 10 15 20 25 ЗО 35 40 45 50 55 60 65 4работает только часть (подсекция) 8 выходного регистра, часть (подсекция) 7 регистра...

Номер патента: 486331

Опубликовано: 30.09.1975

Авторы: Борковский, Катков, Романцов

МПК: G06G 7/48

Метки: логических, решения, систем, уравнний

...входом каждого блока моделирования логических функций, второй вход каждого сумматора по модулю 2 соединен с выходом соответствующего блока моделирования логических функций, а третий вход - с выходом входного регистра.На чертеже представлена схема предлагаемого устройства для решения систем логических уравнений.Устройство содержит входной регистр 1, выходной регистр 2, блоки моделирования логических функций 3, трехвходовые сумматоры по модулю два 4. Первый вход каждого сумматора по модулю два 4 соединен с его выходом, входом выходного регистра 2 и с соответствующим входом каждого блока моделирования логических функций 3, второй вход каждого сумматора по модулю два 4 соединен с выходом соответствующего блока моделирования логических...

Номер патента: 498618

Опубликовано: 05.01.1976

Автор: Егоров

МПК: G06F 7/00

Метки: логических, однородная, реализации, структура, функций

...оц цми входямц 5, на которые счпты.гдются в определенном порядке константы 0и 1, и триггер б с разлельными входамц.В общем случае однородная структурарязмеро 11 р:алзует зя 2/тактов требуемую логическую функцию от переменныхХ , Хд заданную В сОвершенпо 1 лцззцОнкТПВНОЦ;ОРМЯЛЬНОЙ фоР.Е (ЕСЛ 1 ГОРЦЗО;ч ДЛЬшшы - сборки И,триггера - сборка ИЛИ).Принцип работы устройства заключается в;ом, что пол воздействием управля 0: х лво.чных сц 1 н ялов, подаваемых В каждое .актев Определенном порядке па диагонд,п:ныс шц.ы 2, па шцнах 3 раздельно во врс:е формируются 2" конъюпктивных (лиоо лцзъюнктц=пы) тс 1;мов, пргчем кагхдый т;",:. р." лизу.ЕТСЯ ОД 1 033 - ПОЗ 01 Ь 0 УПЭЯВЛЧнч;ЧОЧ 1 ЫХ С:".ЯЛОВ ПОСТ 11 Пготццх В :ТП 1 с л "Омпорядке на входы 5...

Номер патента: 503230

Опубликовано: 15.02.1976

Авторы: Куванов, Кузьмин, Миролюбский, Редченко

МПК: G06F 3/04

Метки: выравнивания, логических, уровней

...По окончании поданного на шину Сброс импульса на выходе ячейки ИЛИ 11 установится низкий потенциал.В случае, если первым поступил импульс по шине Вход 1 (Вход О), т. е, импульсы, поступающие по шине Вход СИ, отстают от импульсов информации, входной триггер 1 (входной триггер 2) изменит состояние, на его нулевом выходе появится уровень, соответствующий 1, который будет поступать на вход ячейки И 6 (И 7). Одновременно на входе ячейки И 5 появится низкий потенциал, поступающий с единичного выхода входного триггера 1 (входного триггера 2), изменившего состояние, закрывающий эту ячейку и снимающий сигнал начальных условий с установочного входа триггера 9. Одновременно входной импульс поступит и на вход ячейки ИЛИ 4, а с ее выхода - на входы...

Номер патента: 505972

Опубликовано: 05.03.1976

Авторы: Ильчинский, Лябин, Михеев, Пряников

МПК: G01R 31/28, G01R 31/3177

Метки: динамических, логических, оценки, параметров, схем

...1,я образцэвэй задержки 2, пороговэгэ элемента 3, согласуюшегэ каскада 4,схемы сравнения 5 и схемы регистрации 6.Устрэйствэ рабэтает сладуюшим образом.С генератора испытательных сигналэв 1сфэрмирэванный сигнал поступает одновременно на испытываемую схему 7 и на формирэватель образцэвэй задержки 2, представляюший собой электронную линию задержки, регулируемую эт программатэра, Сигналс испытываемэй схемы поступает на пэрэгэвый элемент 3, представляюший собой триггер Шмидта с управляемым урэвнем напряжения срабатывания,Сэгласукший каскад 4 развязывает постоянной сэставляюшей напряжений пэрэгэвэгэ элемента и широкопэлэсны передачи, через который сигнал посту на первый вход схемы сравнения 5. Н ходе схемы сравнения скгнал для инд...

Номер патента: 507923

Опубликовано: 25.03.1976

Авторы: Гимадов, Распутный

МПК: H03K 6/02

Метки: логических, уровней

...сигнала на входной шине 20 З 5 преобразователя высокий ( 2 в), то транзистор 5 переключателя тока закрыт, ток через резистор 8 течет в диоды 6 и 7. При этом ток инвертора 1 0 через транзистор 1 9 повторителя 2 поступает в базу транзисто ра 1 1 выходного каскада 1 и включает его. Напряжение на выходе преобразователя будет близким к напряжению на шине питания 15,45Во время действия фронтов входного сигнала перезаряжается форсирующий конденсатор 3. Для положительного фронта конденсатор 3 заряжается током эмиттера транзистора 1 9 повторителя 2. Следовательно, его 50 коллекторный ток и ток базы транзистора 1 1 выходного каскада во время положительного фронта входного сигнала значительно превышает эти точки в установившемся состоянии. Этим...

Номер патента: 510715

Опубликовано: 15.04.1976

Авторы: Гурвич, Немейкшис

МПК: G06F 11/00

Метки: динамического, логических, элементов

...5 и триггера 6. Затем блок управления 8 запускает задающий генератор 4 с парафазными выходамп. На счетные входы счетчика 5 и триггера 6 начпнаюг поступать импульсы. Сигналы с выходов триггера 6 в качестве разрешающих попадают на входы формирователя тестовых сигналов 7, реализованного, например, на логических элементах И - ИЛИ - НЕ. Туда же поступают сигналы с прямых и инверсных выходов каждого разряда счетчика 5 (на чертеже показан формирователь 7 для одного разрядаКорректор Е, Рожкова Редактор Л. Тюрина Заказ 108/6 Изд. Мо 1264 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, 7 К, Раушская наб., д. 4/5Типография, пр. Сапунова, 2 счетчика 5). Сигналы с выходов...

Номер патента: 511557

Опубликовано: 25.04.1976

Авторы: Астрахан, Галкин, Мермельштейн, Павлов, Чепел, Шиков

МПК: G01R 31/28, G01R 31/3177

Метки: логических, узлов

...в зависимости от максимально необходимого количества контролируемых контактов. Во входном регистре 6 информация, которую необходимо подать на каждый из контактов кснтрогп руемого узла, запоминается и хранится до момента проверки параметров выходного сигнала, после чего регистр обнуляется.Каждый из разрядов входного регистра 6представляет собой память на триггерных схемах. Каждый разряд расчитан на храннние Определенного количества бит информапии, ; е,-епяеллого количеством уООВней и импульсов, которые необходимо подать на 5 Входные контакты контролируемого узла д;. и т:,:=Озечси акдля проверки комбинаци Оп;.;:ы.-: схем необходимо подавать на Входные кс;нтакты два уровня и один импульс, для пООВерги триггерных схем в динамическом...

Номер патента: 516963

Опубликовано: 05.06.1976

Автор: Чубун

МПК: G01R 19/00

Метки: индикатор, логических, состояния, схем

...опорного напряжения,Недостатком известного устройства является большой входной ток, исключающий воэможность индикации состояния маломощныхлогических схем,Бель изобретения - сбеспечение воэможности контроля состояний маломощных логи3ческих схем и упрощение устройства.Предлагаемый индикатор отличается тем,что средняя точка переменного резистора,включенного параллельно источнику питаниявсоединена с обшей шиной, источник питаниясоединен через светодиод с обшей точкойколлекторов составного транзистора и черезключ - с эмиттером одного из транзисторов,база которого через резистор подключена кэмиттеру другого транзистора, база которсго через включенньв встречно диоды соеди-иена со входом устройства. 26 МОЕЮ , .АЯОП"ДН- ЕИЗОБРЕТЕН ИЯТрап,...

Номер патента: 525086

Опубликовано: 15.08.1976

Авторы: Березенко, Березин, Казеннов, Контарев, Немудров

МПК: G06F 7/38

Метки: арифметических, выполения, логических, операций

...1 Состояние ожиданияСдвиг кода левый на Рг 8Сдвиг кода правый на Рг 8Прием кода на Рг 8 с ИШВыдача кода с Рг на ИШВыдача инверсного кода с Рг 8 на ИШ Выдача кода с РГ 8 и приемэтого кода на Рг 6 с конъюкцией Выдача инверсного кода с Рг 8 иприем этого кода на Рг 6 с конъюкцией 0 Запрещенный код1 Режим счета на Рг 7 (Рг 7-1) 0 Режим вычитания единицы на Рг 7 (РГ 7-1) 1 Прием кода на Рг 7 с ИШ 0 Выдача кода с Рг 7 на ИШ 1 Выдача инверсного кода с Рг 7 на ИШ О Выдача кода с Рг 7 и прием этого кода на Рг 6 с конъюкпией1 Выдача инверсного кода с Рг 7 иприем этого кода на Рг 6 с конъюк- цией)Рг 5 слож О Рг Рг евыи виг ко О 2 9 О г 7 О О О 8 с Рг 7 Прием кода на Р 8 с О рием инверсногоРг 7 да 8 с Рг 6 О 36 да наРг 8 ием инверсногРг 6 О...

Номер патента: 525096

Опубликовано: 15.08.1976

Авторы: Карчевский, Панкратов

МПК: G06F 11/02

Метки: блоков, логических

...на пер-вом такте не производится такой записи(Й 01 151о происходйт сравнение выходного сигналаконтролируемого блока ( Ъъ с состояниемД-триггера (С;1), в котором хранится эна;Чение сигнала у 1 и формируется нулевоепибо единичный сигнал й. На следующих парах тактов процесс повторяется. Если нат -1всех 2 парах тактов сигнал й был равен нулю, то приходу сигнала 3 сформируется сигнал О. Триггеры Т 1, Т 2 предназначены дпя запоминания сигналов: а. - непери- И,годичности, 3 - периодичности выходного с 1 лгнала контролируемой схемы,Для определения периодичности выходногосигнала контролируемого блока с л сушес"венныдли входами и одним выходом ца все 30входы блока и раз подают полный набор сигна-.лов о ( 2 ), что соответствует и - груп 1 ъпам...

Номер патента: 525900

Опубликовано: 25.08.1976

Авторы: Бакадаров, Валитов, Вязников, Жидков, Пестрякова, Сыромятников, Хисматов

МПК: G01R 31/28, G05B 23/02

Метки: логических, помехоустойчивости, статической, устройств

...с управляющим входом элемента совпадения 36, выход которого и одс уединен к бл оку 3 8, регистрирующему результаты пр оверки.20Устройство работает следующим образом,Перед началом проверки логического устройства производят установку значений опорЬных напряжений на входах 8 3 1 компараторов входного сигнала 4-7 и входах 24-27компараторов выходного сигнала 20- 23,По сигналу из блока 34, поступающему щ по шине 33, производится установка триггеров 29-32 в начальное положение. По сигналу из бдока 34, поступающему через шину 35, генератор входных сигналов 1 подает сигнал на вход проверяемого логического устройства 3 и на входы компараторов входного сигнала 4-7. При достижении уровня входного сигнала значений, установленных на входах 8-11...

Номер патента: 526833

Опубликовано: 30.08.1976

Авторы: Багданскис, Гутаускас

МПК: G01R 31/3177

Метки: автоматический, измеритель, логических, напряжений, пороговых, схем

...счетчиком 5 и линией 8 задержки, подключенной к входу триггера 9.Принцип работы измерителя заключается в использовании принципа регенерации. Для этого вход логической схемы 1 через цепь 2 соединен с ее выходом. В качестве этой цепи используется отрезок кооксиального кабеля, который обеспечивает выполнение баланса фаз. Процесс регенерации при выполнении баланса фаз начинается в случае выполнения баланса амплитуд, т. е. когда коэффициент передачи логической схемы больше или равен единице. Коэффициент передачи логической схемы зависит от величины постоянно- ного напряжения, приложенного к входу схемы.В исходном состоянии (для определения порогового напряжения логической единицы) к входу логической схемы приложено напряжение, превышающее...

Номер патента: 527707

Опубликовано: 05.09.1976

Авторы: Берштейн, Романкевич

МПК: G06F 11/25

Метки: блоков, логических, статистического

...блок 2 статистическихЕне)нгзаторг)В ., О рабо:1 с 11 частоте проверки и ОЭЕ" С 1 О, З; 1; 01 Е тъ "П )."ДЕЛ В)Л СП)Д 12 Й 1 ЫХ С 11 ГНЕлОВ10 стутЕь 01 2 Вход провеОЯемОГО блОке,В) со)гве) ствии с эой информацией преобразо.Ватель нась.Зиваетс)1 на Г)реобразоваВ)е случайныхчисел с хавнОмерным зекОНОм распределения, по.С 1 уп 210 пп)х с Вьхода Генератора случайных чисел 5,в агспа с,)с 1 усь)ь 1;.". распределением.С;уйпье сиИзлы с контрОльных точеккО)гтрОлнруем)ГО Опока 4 спим 210 тся коммутетэром 3 н лереСаютсп па Входы сттистических анали.3220)ОВ В О)21 ке, О 1)едспяемом блОкОм уп 1)авле"гя)я 2 В соопстствии с информацией, поступаю 1 цейс блока Ввсда 1 аппых 1, Анализаторы блока 8 одре 11 ел 1 т о) клопе Лис ь)тематических ожиданий...

Номер патента: 529553

Опубликовано: 25.09.1976

Автор: Русанов

МПК: H03K 5/153

Метки: задержки, логических, сигналов, элементах

...1 приведена функциональн го устройства; на фиг. 2 поясняющие его работу.о состоит из схемы 1, реа. ункцию ИЛИ, и схемы 2, в скую операцию И . вхоц 3 источнику тактовых импульс я схем- эпюрь пульсо напряжения,Устройств логическую ф ющей логичезоорстеция л азующеи ыполця- которой стройство адержки сисоде ржащ гцацов, ца ее элемент,шл з емец тах й одним логических25 И, подключен ходом к источнику так. одкпкгчец к ов. Вх Изобретение относится к вычислительной технике и предназначено для использования в логических устройствах различного назначения.Известно устройство для задержки на логических элементах, содержащее элемент И, подключенный одним входом к источнику тактовых импульсов, и элемент ИЛИ.Однако имеющаяся в известном устройстве цепь...

Номер патента: 531160

Опубликовано: 05.10.1976

Авторы: Альтшуль, Гильман, Лазарев, Мясникова, Рог

МПК: G06F 17/10

Метки: задач, логических, решения

...значениялогической функции при всех возможныхнаборах входных переменных, составляющихгр, ЙпубИзвестно, что любая логическая функцияот П переменных определяется своимизначениями на каждом из 2 наборов входПных переменных, Поэтому для вычисленияодной сколь угодно сложной функции, например, 4-х переменных достаточно записатьв 16-ти разрядном слове памяти 16 значений выходной функции, каждое из которыхсоответствует одному набору входных переменных, и иметь возможность выбора одного из записанных значений в зависимостиот поданного входного набора.Таким образом, решение заданной системы булевых функций может быть сведеноЬк выполнению последовательности однотипных операций над группами из несколькихпеременных, причем каждая операция...

Номер патента: 535575

Опубликовано: 15.11.1976

Автор: Михайловский

МПК: G06F 11/30

Метки: логических, схем

...и блока регистрации реакций объединены. Это позволяет в нужный момент времени осуществлять переход от проверки с помощью узла автоматического контроля к проверке с помощью узла автоматизированного контроля без потери информации о текущем состоянии проверяемого объекта и тем самым обеспечивать возможность проверки других объектов контроля с помощью данного узла автоматического контроля и другого подобного узла автоматизированного контроля,Изд. Мз 1755Государственного по делам изо3035, Москва, Ж Тираж 864комитета Совета Министров СССретений и открытий35, Раушская наб., д. 4/5 Заказ 2495/17ЦНИ одписное ография, пр. Сапунова, 2 На чертеже показана блок-схема описываемого устройства и приняты обозначения: 1 - узел автоматического контроля;...

Номер патента: 538362

Опубликовано: 05.12.1976

Автор: Селезнев

МПК: G06F 7/38

Метки: арифметических, выполнения, логических, операций

...2 вырабатываются сигналы "1" (здесь/О= О), Первые коммутирующие узлы 12 всех разрядов 10 выходного коммутатора 3 передают на своивыходы сигналы л, с выходов блока логи,ческих операций 2. Узлы образования логических функций 1 1 всех разрядов реализуют логическую функцию, задаваемую блоком управления 6. Для тех разрядов 10,дпя которых у = 1, на выход узла (устройства) передается сигнал с выхода первого коммутирующего узла 12 (в данномслучае 1). Для остальных узлов выходнойсигналопределяется состоянием выхода узла образования логических функций1 1. В результате на выходе устройстваформируется слово Р , содержащее полерезультата выполнения заданной логическойоперации. Значения остальных разрядовэтого слова формируются в соответствиис...

Номер патента: 538370

Опубликовано: 05.12.1976

Авторы: Голубев, Шапиро, Шендерович

МПК: G06F 11/277

Метки: блоков, логических

...соединение через собст- ,ц венные логические цепи входов устройства для контроля, к которым подключены входы контролируемого логического блока, с его выходами и использовании набора выходных сигналов, формируемых на выходах контро лируемого логического блока 9 в 1-м такте, в качестве входного набора (+ + 1)-м такте контроля.По сигналам управляющего блока 1 коммутатор 2 осуществляет соединение разря дов регистра входных наборов 3 с определенными входами контролируемого логического блока 9. Блок 1 может задать какоето соединение входов контролируемого блока 9 с выходами регистра входных наборов 50 3 одно на все время контроля или изменить коммутацию после определенных тактов контроля., Блок для хранения входных наборов 6 по...

Номер патента: 543890

Опубликовано: 25.01.1977

Авторы: Астрахан, Призенко, Силов

МПК: G01R 31/28, G01R 31/3177

Метки: логических, элементов

...схемастроиства их элементов; на фиг. " -инвертора 2, а третий - с выходом одновиб ратора 8, выходы элементов 6 и 7 И через элемент 9 ИЛИ подключены к световому индикатору 10.Устройство работает следующим образом.В исходном состоянии входной щуп не приведен в соприкосновение с контролируемой точкой) на выходе инвертора 2 присутствует единичный потенциал, а на выходе ицвертора 4 - нулевой потенциал (см. фиг. 2)10 1 рп этом элемент 7 И открыт по двум входам, а элемент 6 И закрыт,Колебания одновибратора 8 через элемент 7 И и элемент 9 ИЛИ поступают на световой индикатор 10, вызывая его мигание, 15 Частота мигания светового сигнализатора выбирается от единиц до нескольких десятков герц. Верхний предел частоты мигания ограничен...