Патенты с меткой «логических»

Номер патента: 1218387

Опубликовано: 15.03.1986

Авторы: Базарова, Клюжин

МПК: G06F 11/26

Метки: блоков, логических

..."Запись", с второго выхода и 11Считывание, с третьего выхода -сигнал пуска, с четвертого выхода -сигнал синхронизации, режимов записи)считывания, с пятого выхода -синхронизации для блока 6, с шесто го выхода - "Разрешение". Временноесоотношение между этими сигналами,снимаемых с формирователя управляющих сигналов 5, определяется протоколом работы блоков 6 и 7, выполнен ных в вышеуказанных стандартах,Устройство для контроля логических блоков предусматривает такжевозможность проверки логическогоблока в динамическом режиме. При 50 этом вместо генератора 16 тактовыхимпульсов блока синхронизации 2необходимо включить генератор 17импульсов. Это достигается включением переключателя 19 блока синхро низации 2. Контроль логическогоблока в данном...

Номер патента: 1218388

Опубликовано: 15.03.1986

Авторы: Новиков, Шумилов

МПК: G06F 11/26

Метки: блоков, логических

...за счет деления частоты на счетчике 7, стимулируют тестовые воздействия на ггервую группу входов контролируемого блока,1 и вторую группу входов (несовместггых входов) через дешифратор 4.1 11 осле срабатывания по первому тестовому воздействию контролируемого блока 1 через время Т (время срабатывания контролируемого блока 1), тактовый., генератор 8 вьдает серию импульсов (посредством счетчика 6 Формируются адреса мультиплексора 5), а также производит синхронизацию на высокой частоте сигнатурного анализатора 2. Мультиплексор 5 на высокой частоте осуществляет перебор выходов контролируемого блока 1 и выдает сигналы реакции блока 1 на информационный вход сигнатурного анализатора 2. Сигнатурный анализатор Формирует сигнатуру. Частота...

Номер патента: 1221654

Опубликовано: 30.03.1986

Автор: Тяжев

МПК: G06F 11/16

Метки: блоков, дефектов, логических, поиска

...диагностирования может быть продолжен путем нажатия кнопки 14 "Продолжение". В результате обеспечиваются условия, определяемые состоянием триггера 22 режима. В первом случае триггер находится в нулевом состоянии. Вырабатывается сигнал ЧТ через элемент ИЛИ 24 и шифратор 11, вызывающийсчитывание метки КПРМ. Во втором случае триггер 22 находится в единичном состоянии. Вырабатывается сигнал ПРМО через элементы И 29, ИЛИ 26 и шифратор 11, вызывающий возврат к началу данного идентификатора и считывание метки КПРМ. Через время, достаточное для выработки сигнала ПРМО и определяемое элементом 20 задержки, через элемент ИЛИ 2 триггер 22 режима устанавливается в нулевое состояние.Если тест поиска дефектов прошел40 до конца, т.е. считана метка...

Номер патента: 1223233

Опубликовано: 07.04.1986

Авторы: Гальцов, Гринкевич, Рогальский, Суходольский

МПК: G06F 11/16

Метки: логических, однотипных, узлов

...матрицы тестовых комбинаций. Если же при очередной реализации повторного контроля обнаруженный ранее сбой также повторяется, то конечным адресом цикла является тот адрес матрицы тестовых комбинаций, на котором этот сбой проявляется.Величины самих матриц тестовых комбинаций не являются случайными, Каждая матрица содержит минимальное количество тестовых комбинаций, вклю чая и установочные, необходимых для проверки правильности выполнения логических операций. После завершения третьего цикла внутреннего контроля счетчик 16 циклов формирует сигнал, который устанавливает триггер 14 в нулевое состояние и очищает группу счетчиков 13.1 - 1 Э.К сбоев.Каждый из счетчиков 13.1-13.К сбоев группы фиксирует сбои, происходящие в соответствующем...

Номер патента: 1223234

Опубликовано: 07.04.1986

Авторы: Воинов, Голубцов, Пархоменко

МПК: G06F 11/26

Метки: блоков, логических

...14 импульсов и элементИЛИ 17. Поэтому счет допустимых интервалов несовпадения производитсяблоками 9 анализа на каждом новомсостоянии счетчика 2,Отсчет интервалов несовпадения про.изводится следующим образом.Формирователи 7 и 8 импульсов пофронту и срезу входного сигнала вырабатывают импульсы при любом изменении выходных реакций эталонного 5и контролируемого 4 логических блоков. При изменении выходной реакцииэталонного логического блока 5 формирователь 7.импульсов вырабатываетимпульс, который через элемент ИЛИ 15поступает на счетный вход триггера18 и устанавливает его в единичноесостояние, разрешая тем самым поступление калиброванной частоты генератора 25 тактовых импульсов черезэлемент И 19. на двоично-десятичныйсчетчик 24. Изменение...

Номер патента: 1223266

Опубликовано: 07.04.1986

Авторы: Гаджиев, Пономарев

МПК: G09B 1/00

Метки: задач, логических, решения

...рисунок, создаваемый штырями"направ- .ляет" решение по неверному пути,длязадачи н 4 точки", на фиг. 27 - расположение штырей двух цветов при ко1тором рисунок, создаваемый штырями,ального и группового решения,содержит "подсказку" решения той жезадачи;" на фиг. 28 - расположение .штырей двух цветов, при котором рисунок, создаваемый штырями, "направляет" решение по неверному пути длязадачи "9 точек"ф на фиг. 29 - расположение штырей двух цветов, прикотором рисунок, создаваемый штырями,содержит "подсказку" решения для той Юже задачи на фиг. 30 - расположение,штырей двух цветов, при котором рисунок, создаваемый штырями, "направляет" решение по неверному пути длязадачи "16 точек"; на фиг. 31 - расположение штырей двух цветов, прикотором...

Номер патента: 1226468

Опубликовано: 23.04.1986

Авторы: Андрианова, Гаранин, Герасимов, Гринштейн

МПК: G06F 11/26

Метки: логических, функционального, элементов

...переднему фронту третьего синхроимпульса произоидет также инкрементация счетчика 3 и он перейдет всостояние 0001. До четвертогосинхроимпульса работа узлов 5, 7, 8 аналогична описаннои за исключениемтого, что ПЗУ 5 формирует код 00., О, свидетельствующий о предстоящемизменении двух разрядов, а ПЗУ 7формирует управляющий сигнал Ч, равный , на входах только двух триггеров, соответствующих входам проверяемого логического элемента, которые следует стимулировать нулевыми первым разрядами счетчика 3. Из-менение состояний этих триггерови счетчика 3 происходят по передне- Ому фронту четвертого синхроимпульса.При состоянии счетчика 3 - 0010ПЗУ 5 вновь формирует код 0001,на основании которого ПЗУ 7 инициирует по переднему фронту пятого...

Номер патента: 1226471

Опубликовано: 23.04.1986

Авторы: Бучнев, Карпунин

МПК: G06F 11/22

Метки: блоков, логических

...блоков 1 -1 определения входов/выходов подключены к выходам блока 13 хранения эталона, то блоки 1, -1 переходят в состояние высокого импеданса и не пропускают сигналы с соответствующего выхода контролируемого блока 15 на свой вход. В результате на элементы 2 2 сравнения поступают сигналы с выходов контролируемого блока 15 и блока 13 хранения эталона. Когда блоки 1, - 1 определения входов/выходов определяют, что к данному входу/выходу подключен вход блока 13 хранения эталона, то блоки 1, -определения входов/выходов переходят в состояниенизкого импеданса и повторяют на своем выходе сигнал на соот- . ветствующем входе 11 - 11 с контролируемого бл ка. Иначе говоря, на элементах 2-Г. сравнения сравниваются сигналы, поступающие на...

Номер патента: 1228109

Опубликовано: 30.04.1986

Авторы: Кузьмин, Меркуль, Фомич, Фомичев

МПК: G06F 11/26

Метки: блоков, логических

...триггерах 7, Сравнение данных сигналов осуществляется на элементах 9 равнозначности. Сигналом с выхода элемента 19 задержки осуществляются запуск элемента 20 задержки и возбуждение по второму входу элементов И 29 ячеек 2 формирования входных воздействий. Сигналы на выходе элемента ИЛИ 18 в данном случае появляются, если соответствующие тестовые разряды блока 12 памяти установлены в нулевое состоя 5 О 5 го 25 30 ние. Таким образом, осуществляетсяконтроль сигналов на контактах контролируемого блока 1 в статическом ре.жиме, причем проверке подверженытолько сигналы на тех контактах блока 1, которые не проверялись в динамическом режимеСигналом с выходасхемы 20 задержки разрешается возбуждение схемы И 22 в блоке 17 управления и в случае...

Номер патента: 1231479

Опубликовано: 15.05.1986

Автор: Трипольский

МПК: G01R 31/3177

Метки: логических, микросхем

...отрицательного импульса напряжения длительнсстью(Фиг, 2) на вывод микросхемы 7, что является входом, например на вход 1 или. вход 2, или вход 3, или вход 4, на выводе, являющемся выходом, например на выходе 5 или выходе 6, формируется положительный импульс длительностью. Следовательно, по появлению хотя бы одного положительного импульса на данном выводе микросхемы можно определить, что он является выходом. Суммируя число выводов микросхемы, на которых появился хотя бы один положительный импульс напряжения длительностью , находят общее число вьгходов (и) микросхемы. Поскольку отрицательному импульсу на одном из входов 1-4 микросхемы 7 обязательно соответствует положительный импульс напряжения на одном из выходов микросхемы,...

Номер патента: 1231504

Опубликовано: 15.05.1986

Авторы: Богданов, Лупиков, Маслеников, Спиваков

МПК: G06F 11/26

Метки: блоков, логических

...11 тона выходе мультиплексора 7 присутствует высокий уровень сигнала.Таким образом, при опросе мульти"плексором 3 выходов контролируемогоблока импульсы с выхода генератора19 через элемент 4 и 8 поступаютиа синхровходы регистров в блок 4,при опросе входов - через элемент И9 на синхровход регистра в блоке б,После того, как все контакты контролируемого блока 11 будут опрошены,по сигналу счетчика 5 генератор теста 1 Формирует новую тестовую комбинацию, поступающую на входы блока 11и процесс опроса выводов блока 11повторяется,В результате в блок 4 анализа реакции контролируемого блока вводится последовательность, соответствующая значениям сигналов на выходных контактах блока 11, а в блок анализа тестов 6 вводится...

Номер патента: 1233160

Опубликовано: 23.05.1986

Авторы: Куклин, Павучук

МПК: G06F 17/00

Метки: вычисления, логических, функций

...значений выходных сигналов. Затем процесс 50 вычисления СЛФ повторяется для очередной функции до тех пор, пока не вычисляются все функции. Тогда триггеры 71 - 73 блока 11 оказываются в нулевом состоянии и переводят блок 11 55 управления на выдачу сигналов для приема очередного входного и выдачу полученного выходного слова. Останов 160устройства может производиться в любой момент его работы нажатием кнопки "Стоп".Формула изобретения1, Устройство для вычисления логических функций, содержащее регистр новых значений входных сигналов, регистр новых значений выходных сигналов, регистр старых значений входных сигналов, регистр старых значений выходных сигналов, первый и второй элементы ИЛИ, блок выбора функции, два блока памяти,...

Номер патента: 1234840

Опубликовано: 30.05.1986

Авторы: Кизуб, Никифоров

МПК: G06F 11/26

Метки: блоков, диагностирования, логических, непрерывного, однотипных

...вход-го счетчика 9, в результате чего производится сброс-го счетчика 9. Кроме того-й переключатель 7 осуществляет перестроение всехсхем сравнения из и -входовых в (И)- входовые схемы, что необходимо в случае продолжения работы устройства без 1 -го блока 1 , или при диагностировании группы логических блоков меньшей, чем и . После этого оператор запускает генератор 3 тактовых импульсов, и диагностирование оставшихся и - 1 логических блоков продолжается. Параллельно оператор извлекает логический блок, в котором обнаружен дефект, и на его места устанав3 1234 ливают другой блок. Подключение этого нового блока осуществляется переключением-го переключателя 7 в положение, когда положительный потенциал подается на соответствующие...

Номер патента: 1234841

Опубликовано: 30.05.1986

Авторы: Ванжула, Калашник, Набока, Теслюк, Тупкало

МПК: G06F 11/26

Метки: блоков, логических

...блока 9., происходит сравнение кодов на всех входах схемы 17 сравнения, что вызывает появление сигнала логического нуля на его выходе. Последнее приводит к возникновению положительного перепада сигнала (переход из "0" в "1") на счетном входе счетчика 19 и, следовательно, содержимое данного счетчика увеличивается на единицу. Одновременно с этим происходит изменение сигнала на выходе элемента И 2 из "1" в "0", и счетчик 4 обнуляется, что приводит к несовпадению кодов, которое зафиксирует схема 17 сравнения, и значение се выходного сигна,па изменяется с О4841 4бота устройства прекращается, и на Одном или нескольких (В зависимости от характера проявления неисправности) индикаторах блока 13 индикация будет число, равное и Устройство...

Номер патента: 1236486

Опубликовано: 07.06.1986

Авторы: Бабич, Гуляев

МПК: G06F 11/26

Метки: логических, матриц, программируемых

...егоуниверсальным тест-набором наблюдаютследующие последовательности значений сигналов на выходах устройства.На выходе 13: при подаче Т 1 наблюдают последовательность 101101, приподаче Т 2 - последовательность111111111 при подаче ТЗ - последовательность из 80 нулей (для каждоготеста В из тест-набора Т 2 подаетсявесь тест-набор ТЗ - 10 тестов).На выходах 20 (1). при подаче Т 1наблюдают последовательность 111000,при подаче Т 2 - последовательность110101 О при подаче ТЗ для В, изТ 2 (обозначим ТЗ В) - последовательность 0101011111 при подачеТЗ В - последовательность 0111100111при подаче ТЗ Б - 0000000000, приподаче ТЗ Б - последовательность0110111110; при подаче ТЗ Б 0000000000 при подаче ТЗ Б11110 11110; при подаче ТЗ В0110111011, при...

Номер патента: 1242864

Опубликовано: 07.07.1986

Авторы: Александров, Кизуб, Ордынец

МПК: G01R 31/3177

Метки: логических, микросхем, многоканальное, проверки

...результате воздействия сигналовс выходов 9 и 10 счетчика 3 на выходеэлемента. И"НЕ 4 формируются пачки импульсон (фиг. 2 в), которые гоступаютна управляющий вход мультиплексора 7.На выходе мультиплексора 7 (фиг. 2 г)формируются сигналы, синфазные сигналам с выхода элемента И-НЕ 4, но самплитудой, определяемой допустимымивыходными напряжениями логическогог,;С / 1нуля .,и логической единицы (1,задаваемыми поочередно с выходовисточника 6 опорных напряжений,В том случае, если вход устройства, например вход 1,1, отключен (неконтактирует) от проверяемой микросхемы, напряжение на этом входе(фиг. 2 д)изменяется в соответствии с выходнымсигналом мультиплексора 5 и равнопри подключении плюсовой шинывнгпитания на выход мультиплексора 5При...

Номер патента: 1242984

Опубликовано: 07.07.1986

Авторы: Березюк, Ларченко, Фурманов, Холодный

МПК: G06F 17/10

Метки: логических, представления, формы, функций

...на его 1 -м выходевысокий потенциал, т.е. в 1 -ю ячейку регистра 2 записывается единица.Следовательно, по переднему фронту, 45 1-го тактового импульса в 1 -ю ячейку регистра 2 заносится-й коэффициент СДНФ, и, таким образом, в первых 1 ячейках этого регистра хранятся значения первых т коэффициентов 50 СДНФ. Потенциалы с выходов элементов И группы 11, соответствующие 1 -й строке матрицы б , и потенциалы с выходовирегистра 2, соответствующие первымчленам.СДНФ, логически перемно-жаются на соответствующих элементах И группы 6. Полученные произведения суммируются элементом НЕРАВНОЗНАЧ1242984 НИИПИ Заказ 370 Тираж 671 Подписн пр-тие, г. Ужгород, уп. Проектная,роизв.-поли НОСТЬ 5 и вычисленное значение т,-гокоэффициента полиномиальной...

Номер патента: 1247844

Опубликовано: 30.07.1986

Авторы: Новоторцев, Шаров

МПК: G05B 23/02

Метки: блоков, логических, электронных

...0-11 (Фиг.2 ), ипропуская через себя ток стабилизации (Г, ),равный одной условной едист.ошщс нагрузки Р ) в диапазонеьхрабочих значений входного напряжения (11 ) и обеспечивая такий обраг .и иэом задание уровня логического 0на входы блоков 1 и 3.Если вывод 2, блока 1 и соот ветствующпй ему вывод 8; блока 3являются входом, а на выходе 7генератора 4 установлена логическая"1", то эта логическая "1" проходит через ограничит ли 5; и ;. навходы блоков 1 и 3, поскольку ониработают в этом случае ца участке0- +1 зр (фпг,2), а значение тока 3значительно больше чем входной втекающий ток блоков 1 и 3 при логической "1" на входе,Еслй вывод 2 блока 1 и соответствующий ему вывод 8 блока 3являются вьзходом то име етс я ч етыре 20,возможных комбинаций...

Номер патента: 1251082

Опубликовано: 15.08.1986

Авторы: Кацнельсон, Ярмолик

МПК: G06F 11/25

Метки: блоков, логических

...блоке сравнения, Если сигнатуры равны, то с блока 14 поступает единичный сигнал, который через элементы И 5 и ИЛИ 8 устанавливает в единицу триггеры 2, 3 и через элемент И 6 заставляет работать блок 16 в качестве. счетчика единиц в выходной последовательности с контролируемого блока 15. Если сигнатуры опять равны, то единичный сигнал с выхода блока 14 опять запускает рабо,ту устройства как сигнатурного анализатора, Так происходит многократная чередующаяся проверка контролируемого блока 15Если, сигнатуры в каком-либо случае не совпадают, то по нулевому1082 3 125 сигналу с выхода блока 14 осуществляется индикация неверной сигнатуры.Контролируемый блок считается исправным, если сигнатуры совпадают при многократной чередующейся про верке...

Номер патента: 1251086

Опубликовано: 15.08.1986

Авторы: Голубцов, Ершова, Ковалев, Пархоменко

МПК: G06F 11/26

Метки: блоков, логических

...регистра запи. си результатов сравнения 5 и переводит 1 -ый разряд элементов памяти этого регистра в нулевое состояние.Так как остальные разряды элементов памяти регистра 5 записи находятся также в востоянии логического "0", то дешифратор 6 на своем прямом выходе вырабатывает разрешающий сигнал для элемента И 8, а на инверсном выходе - запрещающий сигнал для элемента И 9. Поэтому тактовый импульс поступает через элемент И 8 и блокирует выработку тактовых импульсов генератором 2, также поступает на вход синхрснизации генератора 1 тестов, который по этому сигналу выдает следующую тестовую последовательность. 108 б 4разрядах на входах элементов НЕ сигнал логического 0, Поэтому, на входах сброса триггеров 18,2 и 18.и присутствует...

Номер патента: 1252786

Опубликовано: 23.08.1986

Авторы: Золотухина, Хохлачев

МПК: G06F 11/26

Метки: логических, схем

...и процесс 50 работы устройства повторяется.С выходов генератора 1 тактовых импульсов тактовые импульсы первой фазь 1 также поступают ца счетный вход счетчика 9 адреса, авторой фазы - ца угравлякщие входы коммутатора. 11 а счетчике 9 адреса фиксируется код, соответствующий такту Выходы блоков 6 и 7 задержекподключены через блоки 10 и 1 по тенциального согласования, обеспечивающие формирование импульсов достаточной длительцости и мощности с целью компенсации возможного:читывание сигналов с выходов контолируемой логической схемы 5 и блоа 8 хранения эталона. Сигналы подаются ца единичные входы триггеров регистра 18 и изменяют их состояние, В случае совпадения сигналов ца одноименных выходах схемы 5 и блока 8 рлбоч ы схемы который после...

Номер патента: 1252936

Опубликовано: 23.08.1986

Авторы: Громов, Игумнов, Королев, Костюнина

МПК: H03K 19/00

Метки: логических, уровней

...запертом ИДП-транзисторе 1 токстока не протекает, поэтому и т ок в цепибазы выходного транзистора 2 равен нулю,При открытом входном МДП-транзисторев цепи его стока будет протекатьток, который является и током эмиттера транзистора 5. Преобразуясь транзисторами 5 и 6, работающими в инжекционном режиме, этот ток будет протекать в цель базы транзистора 9 и поддерживать его в открытом состоянии.Ток коллектора транзистора 9 является током эмиттера транзистора 7.Преобразуясь транзисторами 7 и 8, работающими в инжекционном режиме, этотток будет протекать в цепь базы выходного транзистора 2, поддерживаяего открытое состояние. 293 б2Поскольку входной МДП-транзисторв открытом состоянии обладает значительным остаточным...

Номер патента: 1254489

Опубликовано: 30.08.1986

Авторы: Кондратеня, Старовойтов, Стебуля, Шелепов

МПК: G06F 11/26

Метки: блоков, логических

...элемента 26 сравнения, в качестве которого могут использоваться сумматоры по модулю два, и производится сравнение сигнатуры, снимаемой с выхода сигнатурного анализатора 25, с эталонной сигнатурой, снимаемои с регистра 24. При их несовпадении логическая "1" с прямого выхода триггера 2 поступает на второй вход элемента 29 индикации, сигнализируя о наличии брака, а на первый вход элемента И 12 через элемент НК 5, отключая генератор 13 тактовых импульсов от схемы устройства. При совпадении сигнатур логическая " 1" с выхода триггера 3 переключает выход мультиплексора 28 в состояние логической "1" и тактовые иинульсы с вйхода генератора 13 тактовых импульсов поступают на счетз 1254489 26, в момент прихода разрешающего сигнала, снимаемого с...

Номер патента: 1255970

Опубликовано: 07.09.1986

Авторы: Аляев, Викентьев, Дерябин, Рачинский

МПК: G01R 31/3177

Метки: дискриминатор, логических, сигналов

...место в иссле.дуемой точке схемы до его первого 50 255970213 соединен с блоком 14 индикации,Второй выход дешифратора 13 соединенс выходом 15 прерывания дискриминато ра.5В качестве первого триггера 7 может быть использован обычный триггертипа О, а в качестве второго триггера 11 - триггер типа КЯ. В качестведешнфратора 13 можно использоватьлюбой дешифратор на четыре информационных входа, имеющий синхровход.В качестве элементов индикации могут применяться печатающие устройства, различные устройства отображения информации с запоминанием результатов измерений и т.п, изменения в очередном такте, в данном случае значение сигнала равно11О , и поступает на вход элемента 1 2 задержки . Изменения уровня сигнала в контролируемой точке усиливаются...

Номер патента: 1256032

Опубликовано: 07.09.1986

Автор: Мазур

МПК: G06F 11/26

Метки: блоков, логических

...в момент перед поступлением данного сигнала на соответствующем выводе контролируемого блока 6 присутствует потенциал, характерный для входа блока (для ТТЛ-логики порядка 1, 3 В). В противном случае, если на выводе контролируемого блока имеется потенциал, характерный для выхода блока (0,4 В или 2,3 В), блок 3 обнаружения входов остается закрытым и никакого влияния на контролируемый блок 6 не оказывает.Различие входа от выхода производится следующим образом, Если на выводе блока 3 подсоединенного к контролируемому блоку 6, присутствует нулевой потенциал (0,4 В), то последний устанавливает элемент ИНЕ 17 в состояние, в котором на его выходе появляется высокий уровень напряжения, который подается на 0-вход триггера 19, в результате чего в...

Номер патента: 1256193

Опубликовано: 07.09.1986

Авторы: Бестемьянов, Вековищев, Казимов, Лисенков, Разинова, Шалягин

МПК: H03K 19/23

Метки: блоков, логических, мажоритарного, резервируемых

...счетчика соединен с входомсобнуления блока фиксации сбоя.Устройство мажоритарного контроля резервируемых логических блоков работает следующим образом. При включении литания генератор 14 одиночного импульса обнуляет резервируемые .блоки 1 и одновременно переключает в единичное состояниеэлементы 3 памяти. В случае синхронной и синфазной работы блоков 1 на выходах элементов 2 сравнения появляются сигналы логической единицыи элементы 3 памяти самоблокируются.При этом через первый 5 и второй 6элементы ИЛИ подготавливаются к переключению дополнительные элементы 15 и 16 памяти, Через время 8 задержки элемента 3, выбираемого из условияравенства его времени полного контроля резервируемых блоков 1, дополнительные элементы 15 и 16 памяти...

Номер патента: 1257658

Опубликовано: 15.09.1986

Авторы: Куклин, Павучук

МПК: G06F 17/16

Метки: логических, реализации, функций

...Хки Твектора И=И;1=1, и+ш). Переменные, нзменившйе свои значения по отношению к предшествующим значениям, фиксируются "единицами" в разрядах регистров 9 и 1 О и определяются, по следующему правилуч с ю1013= п+шВыполнение операции суммирования по модулю два осуществляется в устройстве с использованием сумматоров 6 и 7. Для определения номеров функ1257658 3ций СЛФ, выполняемых на текущем шаге, формируется матрица вхождения И размерности пк(п+ш). Элемент матрицы ш равен "1", если в логическуюЦфункцию для вычисления у, входит пеРеменная я 1 щ 1,п, нлн пепеменная У.1 йе 1,п+и В ппатнннпм случае ш =О, Составленная таким образом матрица И хранится в блоке 11. Решаемые на текущем шаге логические Ю Уравнения определяются отличными от нуля...

Номер патента: 1262430

Опубликовано: 07.10.1986

Автор: Семенычев

МПК: G01R 31/3177

Метки: испытания, логических, схем, электронных

...блока,При появлении в произвольный момент времени сигнала рассогласованияП(з срабатывает один.или несколькотриггеров 19, В результате сигнал оналичии неисправности через элементыИЛИ 20 и 25,поступает на ГСП 2, фиксируя реализацию случайного теста,при которой проявиласьнеисправность.Элементы 22-24 и 26 служат дляопределения, в каком режиме установившемся или переходном) проявляетсянеисправность, На фиг.4 временнойинтервал (й, и Тз) включает в себямомент проявления неисправности в переходном режиме (сигналы 11 е иП(ж) сдвинуты один относительно другого на время ( д - й, ) . На временном интервале (С( и 1 ) проявляетсянеисправность, заключающаяся в возникновении сигнала П(е) при отсутствии сигнала Ц( с), 35Решение о виде неисправности...

Номер патента: 1262506

Опубликовано: 07.10.1986

Авторы: Дубровская, Клочкова, Компаниец, Никитин, Сизоненко

МПК: G06F 11/26

Метки: блоков, логических

...логическим нулю и единице.Коммутатор 11 обеспечивает соединение выводов объекта 12 контроля с выходами блока 9 порогового уровня и с входами блока 13 компараторов и переключение совмещенных выводов (вход-выход) объекта 12 контроля.Блок 13 компараторов сравнивает реакции объекта 12 контроля с эталонными реакциями, поступающими с второго блока 4 памяти тестов в заданные интервалы времени, и формирует единичные или нулевые сигналы на своих выходах, которые заносятся в первый регистр 15.Блок 16 анализа (фиг. 2) предназначен для анализа результатов контроля. На входы элементов ИЛИ 21 и 22 из регистра 15 поступает напряжение, сформированное в результате сравнения реакций обьекта контроля с эталонными значениями напряжений,...

Номер патента: 1264160

Опубликовано: 15.10.1986

Авторы: Авгуль, Бенкевич, Криницкий, Мищенко

МПК: G06F 7/00

Метки: вычисления, логических, систем, функций

...в 1-й матрице, а переменные х, х, - значение выбранной функции Ч;р, которое совпадает со значением функции Г;(хх,) на данном наборе переменныхЕсли переменные х х подать на первый дешифратор, выход которого подключить к адресным шинам матриц памяти, переменные х ,х подать на второй дешифратор, выход которого подключить к управляющим входам коммутаторов, информационные входы которых соединить соответственно с выходами матриц памяти, то на выходе коммутаторов реализовываются функции Г,(хх,) . Однако, с целью уменьшения аппа -ратурных затрат все попарно тождественные эункции Ч, = (8 = 1,2" ",1,2" ", БФ 1), которым соответствуют сигналы на 8:м и 1=м вькодахвторого дешифратора, размещаются впамяти так, чтобы они занимали одинстолбец. Тогда...