Устройство для контроля логических узлов

(19) (11О 06 Г 11/16 ЗОБРЕТЕНИЯ ОПИСАН УММА 1 СВИДЕТЕЛЬСТВУ ОРС льский,и инсти тво ССС1976,о СССР1980. ГОСУДАРСТ 8 ЕННЫЙ КОМИТЕТ СССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН(54)(57) 1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯЛОГИЧЕСКИХ УЗЛОВ, содержащее генератор тестов, блок управления, анализатор сигнатур, причем группа информационных выходов генератора тестовсоединена с входами проверяемых узловпервый управляющий выход генераторатестов соединен с первым входомблока управления, второй вход которого соединен с вторым управляющим выходом генератора тестов, синхровходкоторого соединен с первым выходомблока управления, второй выход которого соединен с синхровходом анализатора сигнатур, управляющий входкоторого соединен с третьим выходомблока управления, третий, вход кото"рого соединен с выходом анализаторасигнатур, четвертый вход блока управления является входом запускаустройства, о т л и ч а ю щ е е с ятем, что, с целью повышения быстродействия, в него введен мажоритарныйблок, п групп где п - число проверяемых узлов ) информационных входовкоторого. соединены соответственнос 11 группами выходов проверяемых узлов, группа выходов мажоритарного блока соединена соответственно с группой информационных входов анализатора сигнатур, выход которого соединен с управляющим входом анализатора сигнатур, второй выход блока управления соединен с синхровхо, дом мажоритарного блока.2. Устройство .по и, 1, о т л ич а ю щ е е с я тем, что мажоритарный блок содержит и мажоритарных элементов, дешифратор, узел индикации, причем информационные входы блока индикации соединены соответственно с выходами дешифратора, управляющий вход которого соединен с синхровходом блока индикации и является син- Е хровходом блока, управляющий вход блока индикации является управляющим ф фвходом блока, выходы мажоритарных Сэлементов соединены соответственно с информационными входами, дешифрато-: Я ра и являются группой выходов блокайети 11 групп информационных входов блока ( соединены соответственно с входамимажоритарных элементов.3, Устройство по и, 1, о т л и - (ч а ю щ е е с я тем, что блок управления содержит два триггера, генера- ртор импульсов, элемент И, элемент И-НЕ, причем выход первого триггера соединен с управляющим входом генератора импульсов, выход которого соединен .с первым входом элемента И и является первым выходом блока, Зфв второй выход которого соединен с вы-. ходом элемента И, второй вход которого соединен с единичным входом второго триггера и является первым входом блока, второй вход которого соединен с первым входом элемента И-НЕ,с нулевым входом второго триггера,выход которого является третьим выходом блока, третий вход которогосоединен с вторым входом элемента 1024924И-НЕ, выход которого соединен с нулевым входом первого триггера, единичный вход которого является четвертым входом блока.40 Изобретение относится к вычислительной технике, в частности к аппаратуре контроля логиЧеских вычислительных машин, и может быть использовано в электронике для контролялогических микросхем средней и большой степени интеграции, а также всоставе автоматических комплексови автоматизированных систем управления производства ТЭЗов, контролеров 10и других логических блоков,Известно устройство для контролямикросхем, где в качестве аппаратурного стимулятора используется двоичный счетчик, а в качестве регистратора выходов - блок сравнения с .выходами эталонной микросхемы 111Недостатком этого устройства является необходимость эталонной микросхемы, потому что неисправности сис-20темы стимуляции максируются совпадающими выходами эталонной и контролируемой микросхем, так как стимуляцияпроизводится параллельно и не. контролируется. 25.Наиболее близким к изобретениюпо технической сущности являетсяустройство для обнаружения неисправностей, содержащее генератор тестов,блок управления, анализатор сигнатур,причем группа информационных выходовгенератора тестов соединена с входамипроверяемого узла, первый управляю"щий выход генератора тестов соединенс первым входом блока управления,.35второй вход которого соединен с вторым управляющим выходом генераторатестов, синхровход которого соединенс первым выходом блока управления,второй выход которого соединен ссинхровходом анализатора сигнатур,управляющий вход которого соединенс третьим выходом блока управления,третий вход которого соединен с выходом анализатора сигнатур, четвертый вход блока управления является45входом запуска устройства 21Недостатками известного уст ройства являются невозможность проверки одновременно нескольких проверяемых узлов и невозможность в случае обнаружения неисправности осуществлять проверку оставшихся проверяемых узпов, что снижает быстродействие.Цель изобретения - повышение быстродействия.Поставленная цель достигается тем, что в устройство для контроля логических узлов, содержащее генератор тестов, блок управления, анализатор сигнатур, причем группа информационных выходов генератора тестов соединена с входами проверяемых узлов, первый управляющий выход генератора тестов соединен с первым входом блока управления, второй вход которого соединен с вторым управляющим выходом генератора тестов, синхрсвход которого соединен с первым выходом блока управления, второй, выход которого соединен с синхровходам анализатора сигнатур, управляющий вход которого соединен с третьим выходом блока управления, третий вход которого соединен с выходом анализатора сигнатур, четвертый вход блока управления является входом запуска устройства, введен мажоритарный блок, и групп (где и - число проверяемых узлов)информационных входов которого соединены соответственно с О группами выходов проверяемых узлов, группа выходов мажоритарного блока соединена соответственно с группой информационных входов анализатора сигнатур, выход которого соединен с управляющим входом анализатора сигнатур, второй выход блока управления соединен с синхровходом мажоритарного блока.При этом мажоритарный блок содержит И мажоритарных элементов, дешифратор, узел индикации. причем информационные входы блока индикации244 3 10249соединены соответственно с выходамидешифратора, управляющий вход которого соединен с синхровходом блокаиндикации и является синхровходомблока, управляющий вход блока индикации является управляющим входомблока, выходы мажоритарных элементовсоединены соответственно с информационными входами дешифратора и являются группой выходов блока, И групп 10информационных входов блока соедине-,ны соответственно с входами мажоритарных элементов.Кроме того, блок управления содержит два триггера, генератор импульсов, элемент И, элемент И-НЕ,причем выход первого триггера соединен с управляющим входом генерато-ра импульсов, выход которого соединенс первым входом элемента И и явля 20ется первым выходом блока, второйвыход которого соединен с выходомэлемента И, второй вход которого соединен с единичным входом второготриггера и является первым входомблока, второй вход которого соединенс первым входом элемента И-НЕ, снулевым входом второго триггера,выход которого является третьимвыходом блока, третий вход которого30соединен с вторым входом элементаИ"НЕ, выход которого соединен снулевым входом первого триггера, единичный вход которого является четвертым входом блока.На фиг. 1 показана схема предлага-емого устройства; на фиг, 2 - блокуправления, на фиг. 3 - генератортестов," на фиг. 4 - мажоритарный .блок; на фиг. 5 - анализатор сигнатур.Устройство содержит блок 1 управления, генератор 2 тестов, анализатор 3 сигнатур и мажоритарный блок4, Одинаковые выходы проверяемых .узлов 5,1 -5.3 соединены с соответствующими входами мажоритарного бло- ффка 4,Блок 1 управления содержит элементИЛИ-НЕ 6, триггер 7, генератор 8 импульсов, триггер 9 и элемент И 10.При подаче разрешающего уровня "На- фчало контроля" на вход 11 триггер7 разрешает работу генератора 8импульсов, который формирует на выходе 12 синхроимпульсы, поступающиена элемент И 10 и генератор 2 тестов. ИПри поступлении разрешающего уровняпо входу 13 от генератора 2 триггер9 формирует сигнал "Пуск" высокого уровня на выходе 14, а элемент И 10 при этом пропускает синхроимпульс на выход 15, поступающий на мажоритарный блок 4. Триггер 7 управления запрещает работу генератора 8 импульсов при поступлении сигнала "Неправильная сигнатура" на вход 16 от анализатора 3 сигнатур и "Конец контроля" на вход 17 от генератора 2 тестов. Триггер 9 при поступлении сигнала "Конец контроля" на вход 17 Формирует команду "Стоп" низкого уровня на выходГенератор 2 тестов содержит узел 18 считывания, узел 19 памяти, буфер" ный регистр 20, узел 21 контроля по четности и элемент И 22.При поступ" пении синхроимпульса на вход,12 узел 18 считываний формирует адрес узла 19 и сигнал записи в буферный регистр 20. На выходной шине узла 19 формируется параллельный код, который переписывается в буферный регистр 20 по команде записи. Узел 21 формирует разрешающий уровень при совпадении выходов узла 19 памяти и буферного регистра 20. При несовпадении выходов узел 21 формирует запрещающий уровень, узел 18 считывания блокируется на текущем адресе и при поступлении следующего синхроимпульса по входу 12 производит повторную запись в буферный регистр 20. Этим же уровнем блокируется формирование разрешающего урбвня на выходе 13 элемента 22. Разрядность используемой двоичной комбинации на выходной шине зависит от количества входов контролируемых логических блоков 5, - 5. 3Два старших разряда выходной шины узла 19 выполняют следующие функции. При считывании последней . тестовой комбинации появление уровня логического нуля в предпоследнем разряде соответствует выдаче команды "Конец измерения" на выходе 17 Уровень логического нуля в старшем разряде выходной шины узла 19 блокирует формирование разрешающего уровня на выходе 23, Это необходимо для ор" ганизации начальных установок для контролируемых логических узлов 51- 53Мажоритарный блок 4 имеет входы 24, мажоритарные элементы 25.1 25 й, где й - число контролируемых выходов логических узлов(в= 1-16), дешифратор 26 и узел 27 индикации. Мажоритарные элементы 25 осуществля24 Ьвень и синхроимпульс блока 1 управления поступает на мажоритарный блок4. Мажоритарныйблок 4 производитсравнение каждого разряда и формирует на выходах параллельный код,соответствующий мажоритарности, Если информация на входах мажоритарныхэлементор не совпадает, мажоритарныйблок 4 в зависимости от присутствиясиймроимпульса и команды "Неправильная сигнатура" индицирует номер контролируемого логического узла "Брак","Контроль повторить", При правильномфункционировании всех контролируемыхлогических блоков индикация отсутствует. Параллельный код с выходовмажоритарного блока 4 поступаетна входы анализатора 3 сигнатур, который преобразует его в последовательность шестнадцатиричных комбинаций .или сигнатуру. Сигнатура формируетсяпосле каждой тестовой комбинации исравнивается с расчетной (эталонной). Контроль автоматически прекращается при появлении неправильнойсигнатуры и после последней правильной. Контролируемые логические узлы5.1 - 5.3. признаются годными, есливерна последняя сигнатура и нет интдикации Чурак", Если индикация "Брак"есть, индицируемые логические блоки забраковываются, а остальные признаютсягодными. Если контроль прерывается иесть индикация "Контроль повторить",индицируемый логический блок проходитповторный контроль в составе следующейконтролируемой группы,Применение мажоритарного блока вустройствах контроля приводит к значительному увеличению количества оборудования для трехвходовых мажоритарных элементов - в три раза. Этимобъясняется их ограниченное распространение, В предлагаемом устройствеутраивается количество контролируемых блоков, а не каналов, передающихинформацию, т,е. недостаток становится, таким образом, преимуществом,Однако наличие мажоритарного блокасамо по себе не только не решает задачу контроля, но и не повышает производительность, Для реализации положительного эффекта от мажоритарности необходимо распознать полученнуюинформацию, т.е. определить соответствие правильному функционированиюлогического блока, Эту задачу решаетанализатор сигнатур. Совместное функционирование мажоритарного блока и 5 10249ют мажорирование (выбор по большинству). При этом на выходе 28 мажоритарного элемента 25 формируется информация, присутствующая на большинствеего входов 24. ЭУзел 27 индикации в зависимостиот наличия на входе 15 синхроимпульсов и на входе 16 - сигнала "Неправильная сигнатура" включает лампочки "Контроль повторить или "Брак". 1 ОПри правильном функционировании всехконтролируемых логических блоковиндикация отсутствует.Анализатор 3 сигнатур содержитраспределитель 29 импульсов, регистр с элементами 30 сложения помодулю два, регистр 31 памяти, узел32 сравнения и узел 33 памяти, Начальная установка производится.сигналом "Пуск" (высокий уровень), по- Юступающим на вход 14 распределителя29 импульсов. С этого момента до прихода команды "Стоп" (низкий уровень)на вход 14, при поступлении каждогосинхроимпульса на вход 15 распределитель импульсов формирует импульсы,управляющие работой анализатора 3сигнатур. На входы 28,1 - 28. 16 регистра сдвига с элементами 30 сложения по модулю два поступает информа- Звция с выходов мажоритарного блока 4.Регистр с элементами 30 сложения помодулю два имеет обратные связи, котторые совместно с входами 28.1-28.16соединены с элементами сложения по цмодулю два. Сформированный такимобразом код является сигнатурой,которая поступает в регистр 31 памяти для хранения, Узел 32 сравненияпроизводит по команде распределителя Фо29 импульсов сравнение сигнатур,хранящихся в регистре 31 памяти иузле 33 памяти. При несовпадениисигнатур. Формируется команда "Неправильная сигнатура", поступающая на звыход 16.Устройство работает следующимобразом,При подаче разрешающегоуровня"Начало контроля блок 1 управленияформирует синхроимпульсы, которыепоступают на вход генератора 2 тес-,тов. На выходе. генератора 2 тестовФормируется необходимое количествокомбинаций, устанавливающих контролируемые логические блоки 5.1-5.3в исходное состояние. Затем генератор2 тестов формирует разрешающий уро7 10249 анализатора сигнатур имеет и другие существенные преимущества. В устройстве при обнаружении одного или двух :не одновременно) непригодных логических блоков контроль повторяется, з благодаря чему более полезно используется ресурс устройства, Кроме того, если выявлена неправильная сигнатура, а в контролируемой партии имеется, выгодный логический блок, 1 В он не будет забракован, Например., при необходимости отбора определенного количества исправных логических блоков партии при проверке анализатором сигнатур возможна такая ситуация, при которой логический блок будет забракован в конце испытания и все проведенные тесты оказываются 24 8фактически бесполезными. При контро- ле в аналогичной ситуации предлагаемым устройством контроль будет доведен до конца, если в партии имеются исправные логические блоки.Устройство можно также использовать в составе автоматических. комп." лексов и автоматизированных систем управления технологическими процессами благодаря высокой производительности и достоверности контроля,Таким образом, совместное функцио" нирование в составе единого устрой" ства мажоритарного блока и .анализато-. ра сигнатур повышает производительность и достоверность контроля за счет одновременного испытания несйольких логических блоков.1024924ВНИИПИ Заказ 4397/4 Тираж 706 Подписное илиал ППЛ "Патент",