Патенты с меткой «логических»

Номер патента: 1048476

Опубликовано: 15.10.1983

Авторы: Жоров, Новиков, Романенко

МПК: G06F 11/25

Метки: логических, схем

...которых соединены с первымивхоцами соответствующих первых блоковсовпацния, вторые вхоцы которых соецинены с выхоцами вторых элементов Игруппы, а выхоцы первых блоков совпацения поцкпючены к первым вхоцам блокавыцепения неисправностей, вторые вхоцыкоторого поцкпючены к выхоцам первогокоммутатора, а выхоцы - к вхоцам элемента ИЛИ, вторые вхоцы коммутаторовявпяются информационными вхоцами устройства.тНа фиг, 1 прецставпена функциональная схема устройства.Устройство соцержит контропируэмую схему 1, второй коммутатор 2, первый коммутатор 8, цешифратор 4, вторые эпементы И 5, второй блок 6 совпацения первый регистр 7, цешифратор 8, пульт 9 управления, цешифратор 10, первые элементы И 11, вторые регистры 12, первые блоки 13 совпацения,...

Номер патента: 1049839

Опубликовано: 23.10.1983

Авторы: Бурлай, Куленков, Малишевский, Меркулов, Раков

МПК: G01R 31/3177

Метки: логических, многоканальное, тестового, узлов

...выходомблока 4 приема и накопления информации, четвертый выход которого соединен с четвертым входом первого элемента 9 2 И-ИЛИ, Й -вход триггера11 соединен с выходом первого дешиф-.ратора 14 признака, вход которого.соединен с вторым выходом блока 4приема и накопления информации, спервым входом мультиплексора 12, свходом второго дешифратора 15 признака, выход которого соединен с бвходом триггера 11, вторые входымультиплексора 12 соединены с клеммами для подключения контролируемогологического узла 8.Устройство работает следующимобразом,Количество блоков 7 контроля (И)соответствует числу контактов контролируемого логического узла 8.В исходном соотношении (послезадания сигнала установки) триггер11 находится в состоянии, разрешающем...

Номер патента: 1049913

Опубликовано: 23.10.1983

Авторы: Каммозев, Никулин, Ролик, Тютерев

МПК: G06F 11/26

Метки: блоков, логических

...блока индикации,.соединены с входами второго элемейтаИ 3, контролируемых логических блоковИ 3 и первыми входами элементов И 9группы, выходы регистра 8 соединены с вторыми входами соответствующих 5элементов И 9 группы., Выходы элементов И 9 группы соедйнены свходами сумматора 10 по модулюдва, выход которого соединен свходом суммы (разности) сумматора"вычитателя 6, Выходы сумматора-вычитателя 6 соединены с информационнымивходами блока 11 индикации,а входыс выходами комбинационных сумматоров.5 группы, Количество комбинационных, сумматоров 5 группы равно количеству выходов контролируемых логических,блоков 13, причем к входам первогокомбинационного сумматора 5 подклю-чены первые вцходы всех контролируемых логических блоков 13, к...

Номер патента: 1061145

Опубликовано: 15.12.1983

Авторы: Лагунов, Скутин

МПК: G06F 11/30

Метки: блоков, контактов, логических, состояния

...Информационный вход первого ключа 6 соединен с шиной 14 нулевого потенциала, а инфо- мационный вход второго ключа 7 - с ши ной 13 единичного потенциала. Выходы ключей 6 и 7 объединены и через первый согласующий резистор 8 соединены с вторым входом элемента сравнения 5 и входом-выходом 16 контроля устройства Выход сумматора 4 по модулю два соединен с входом-выходом 16 контроля устройства, а через второй согласующий резистор 9 вход-выход 16 контроля устройства подключается к контактам контролируемого логического блока 17.20Устройство предназначено для контроля логических блоков, контакты которого могут принимать следующие три состояния: Вход - контакт является входом контролируемого логического блока, Выход контакт является выходом...

Номер патента: 1061261

Опубликовано: 15.12.1983

Автор: Добряков

МПК: H03K 19/20

Метки: комбинационных, логических, надежных, структур

...процесса можетдостигнуть (П) Т, где Т - длительность одного временного интервала(в секундах).Цель изобретения - повышение быстродействия комбинационных логическихструктур.Для достижения поставленной целисогласно способу получения комбинационных логических структур с самоконтролем, заключающемуся в том,чтоформируют одновременно на входах каждого из двух каналов комбинационнойлогической структуры набор сигналовконтролируемого теста и комбинациюсигналов, соответствующую аргументамвыполняемой Функции, контролируютидентичность выходных сигналов двухканалов и прерывают их работу в слу чае обнаружения рассогласования, формируют каждую комбинацию контролирующего теста из набора сигналов контролирующего теста поочередно с комбинацией сигналов,...

Номер патента: 1067453

Опубликовано: 15.01.1984

Автор: Поутанен

МПК: G01R 31/28

Метки: логических, функционально-параметрического, элементов

...третьими входами с первыми входами Формирователя сигналов управления, вторые входы которого соединены с шестыми входами блока, первая группа которых соединена с входами программатора источника пигания и индикатора, вторая группа - с первыми входами Формирователя импульсов записи, соединенного вторым входом с пятым входом блока, выходами - с третьими выходами блока, соединенного пятыми выходами с соответствующими выходами формирователя сигналов управления, один из которых соединен с первым входом элемента ИЛИ, соединенного вторым входомс четвертым входом блока, выходом ;с вторым выходом блока.На Фиг, 1 приведена блок-схемаустройства, на фиг. 2 - блок-.схемаблока управления, в связи с другимиблоками устройства.Устройство содег.кит...

Номер патента: 1068930

Опубликовано: 23.01.1984

Авторы: Козлов, Романов

МПК: G06F 7/00

Метки: логических, минимизации, функций

...по числу единиц, причем входы установки триггера в О и 1 подключены соответственно к входу запуска устройства и к выходу первого элемента И, единичный выход триггера соединен с входом запуска генератора импульсов, выход которого соединен со счетным входом счетчика, выход 1-га разряда которого, где= 1,2,лл, соединен с 1-м входом первой группы входов схемы равнения кодов по числу единиц, первым 2входом -го элемента И первой группы, 1-м входом первого элементаИ и первыми входами элементов И (+1) -й группы, к вторым входам которых подключены соот.ветствующие выходы (+ 1) -го регистра, выход каждого 1-го элемента И (+1)-й группы, где 1=1,2 п, соединен с 1-м входом 1-го элемента ИЛИ группы, выход которого соединен с 1-м входом второго...

Номер патента: 1070562

Опубликовано: 30.01.1984

Авторы: Ильин, Николаев, Храпко

МПК: G06F 11/22

Метки: блоков, логических

...второго блока индикации, пятымивходами - с соответствующими клемма; ми для подключения входов контролируемого логического блока и с вторыми входами второго блока индикации, первые входы блока сравнения соединены с соответствующими вторыми выходами задатчика тестов, вторые входы - с соответствующими выходами сигнатурного анализатора, а выход с входом блока управления. Блок управления содержит первый переключатель, соединенный первым выводом с общей шиной устройства, вторым и третьим выводами - с соответствующими первым и вторым входами первого триггера, соединенного выходом с первым входом элемента45 ИЛИ, соединенного вторым входом свходом блока, выходом - с третьимвыходом, блока и с входом первогоэлемента задержки, соединенноговыходом...

Номер патента: 1071978

Опубликовано: 07.02.1984

Авторы: Дворкин, Кожевников, Краснов, Крылов, Лидак, Подунаев, Туробов, Шнайдер

МПК: G01R 31/3177

Метки: блоков, диагностирования, логических

...входом - с девятым выходом блока, с третьим Й -входом второготриггера и с первым выходом дешифратора, соединенного входом с вторым входом 6 О блока, вторым выходом - с десятым выходом блока и с первым входом восьмого элемента И, соединенного выходом с третьим выходом блока, вторым входом - с выходом третьего 65 триггера, соединенного 5 в вход спервым выводом первой кнопки, соединенной вторым выводом с первымвходом блока, с первым входом девятого элемента И, с седьмым выходомшифратора и с первым входом формирователя одиночных импульсов, соединенного вторым и третьим входамисоответственно с первым и вторымвыводами второй кнопки, выходом - счетвертым выходом блока и У -входомвторого триггера, соединенноговыходом с вторым входом...

Номер патента: 1078365

Опубликовано: 07.03.1984

Авторы: Николаев, Титов, Храпко

МПК: G01R 31/3177

Метки: блоков, логических

...- с соответствующими выходами дешифратора, выходы - с входами регистра теста 5, первые входы дешифратора 12 подключены.к первым входам счетчика 11, второй выход которого соединен с третьими входами элементов б сравнения и первым входам три гера 9, второй вход которого соеДинен с первым выходом блока 2 управления, третий вход - с четвертым выходом блока 2 управления, а выход с первым входом первого элемента И 10, второй вход которого подключен к выходу генератора 8 импульсов, а выход - к входу счетчика 11 и второму входу дешифратора, первые входы первого программируемого источника 18 тока соединены с второй группой выходов регистра теста 5, имитирующих выходную информацию контролируемого блока 1, второй вход - с первым входом второго...

Номер патента: 1084750

Опубликовано: 07.04.1984

Авторы: Белоцерковский, Максимов, Полянский

МПК: G05B 23/02

Метки: диагностики, логических, пробник, схем

...выходами,На фиг. 1 изображен пробник, функциональная схема; на фиг. 2 - коди-рованное изображение на индикаторе,вариант; на фиг. 3 - чувствительныйэлемент, пример выполнения.Пробник (фиг. 1) содержит чувствительный элемент 1, согласующееустройство 2,компаратор .3 уровня,дешифратор 4, индикатор 5, формирователь 6 сигнала "Импульсы", первый 7и второй 8 усилители, элемент ИЛИ 9,контактный (игла) 10 и неконтактный(отрезок проводника) 11, датчики,резисторы 12 и 13 коллекторных нагрузок, резистор 14 смещения, резистор 15 эмиттерной нагрузки и разделительный конденсатор 16.Пробник работает следующим образом,В режиме контактного съема сигнала потенциал контролируемой точкипоступает через иглу 10 чувствительного элемента 1 на устройство 2.Роль...

Номер патента: 1084782

Опубликовано: 07.04.1984

Авторы: Гурьянов, Козюминский, Мищенко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...С.Легеэа Корректор: А.Тяско Ред Подписноета СССРытий .аб., д. 4/5 Заказ 011/43 Тираж 699 ВНИИПИ Государственного коми по делам изобретений и от 113035, Москва, Ж, Раушскаялиал ППП Патентфф, г. ужгород, ул. Проектн Э 41Для оценки технико-экономической менных. В этом случае сложность схе эффективности предлагаемого устрой- мы составит 7392 по Квайну, а быства в качестве базового устройства стродействие уменьшится примерно в может. быть выбран мультиплексор, ко- два.раза.торый может использоваться для реализации логических функций н пере При реализации логических функменных. цнй 10 переменных предлагаемым уст"При Н =10 мультиплексор Имеет ройством для Ф= 5 потребуется блок сложность, по Квайну равную 12248, памяти емкостью...

Номер патента: 1092508

Опубликовано: 15.05.1984

Авторы: Горб, Коробцов

МПК: G06F 11/00

Метки: логических, локализации, неисправностей, схем

...входом (1-1 )-гоузлон анализа, выход )-го узла анализа Ц =1, 2 и -1) . Соединен спервым входом )-го, с вторым входом+1) -го элементов ИЛИ-НЕ и с соответствующим входом элемента И,выход г)-го узла анализа соединен спервым входом -го, с вторым входомпервого элементов ИЛИ-НЕ и с соответствующим :входом элемента И, выход каждого элемента ИЛИ-НЕ соединенс входом соответствующего элемента"Сброс" устройства, выход элементаИ соединен с входом (гг +1) -го элемента индикации,На чертеже приведена блок в схеустройства.Устройство содержит (и) узлов1 анализа, иэлементов ИЛИ-НЕ 2, иэлементов 3 индикации, элемент И 4,гг информационных входов 5, а каждый узел анализа содержит Р 5 -триггеры 6 и 7, элементы ИМПЛИКАЦИЯ8 и 9 и элемент И 10,Б работе...

Номер патента: 1095182

Опубликовано: 30.05.1984

Авторы: Кучукян, Минасян, Мкртумян, Терзян, Торосян, Чахоян

МПК: G06F 11/22

Метки: блоков, диагностики, логических

...вход блока через третийрегистр соединен со входами индикатора и второго регистра, выход кото"рого соединен со входом схемы сравнения, выход третьего счетчика соединен со входом индикатора, выходпервого регистра соединен совторым входом блока управления.набора на вход диагностируемого блокавыполняется следующим образом. счетчике 15 (фиг. 2) на единицу выпол" няется считывание информации из памяти 12 на регистр 18 и далее ее перецача в регистр 4 тестов под управлением счетчика 2 и дешифратора 3. После установки гервой порции информации из памяти 12 в регистр 4 микропрограммаприбавляет "единицу" в счетчик 2 изасылает следующую порцию информациив другую группу разрядов регистра 4 и. так до тех пор, пока весь регистр 4не будет...

Номер патента: 1096648

Опубликовано: 07.06.1984

Авторы: Автономов, Лазарев, Федорова, Шлиомович

МПК: G06F 11/25

Метки: анализа, логических, состояний

...параметра, к) нажатие клавиша,л) сигнал.на входе реверсивного счетчика 14 (+1); м) ввод двоичного разряда в кольцевой регистр 15 сдвига,Временные диаграммы (фиг.5) изображаютф н) подготовка регистрации;о) адреса памяти 16; и) загрузка буферного регистра 8; р) загрузка таймера 9; с) загрузка таймера 10,Временные диаграммы (фиг.б) изображают; т) адреса памяти 16; у) загрузка таймера 9; ф) загрузка таймера 10; х) счетный вход таймера 9,ц) выход таймера 9; ч) счетныйвход таймера 10; ш) выход таймера 10.Первый вход схемы 6 сравнения подключен к выходу первого буферногорегистра 2, второй вход - к выходувторого буферного регистра 8. Блок 735управления связан с первым буфернымрегистром 2, блоком 3 памяти данных,выходом схемы 6 сравнения,...

Номер патента: 1096652

Опубликовано: 07.06.1984

Авторы: Первухин, Перфилов, Шибер

МПК: G06F 11/26

Метки: логических, функционального, цифровых, элементов

...информационный вход которого соединен с вы 50 ходом мультиплексора, содержит генератор псевдослучайных кодов, блок токовых ключей, блок фиксации соединения вход - выход и сумматор по модулю два, причем:.руппа выходов генератора псевдослучайных кодов55 через блок токовых ключей соединена с группой входов контролируемого элемента, группа вьгсодов которого соединена с группой входов блокафиксации соединения вход - выход игервой группой входов сумматора помодулю два, вторая группа входовкоторого соединена с группой выходовблока фиксации соединения вход - выход, а группа выходов соединена сгруппой информационных входов мультиплексора, группа управляющих входов которого соединена с группойвыходов счетчика, первый и второйразрядные выходы...

Номер патента: 1101825

Опубликовано: 07.07.1984

Авторы: Богуславский, Бродко, Вдовиченко, Вишняков, Давиденко, Пономарев, Руднев, Славинский, Чернецкая

МПК: G06F 11/25

Метки: блоков, логических

...генератор 10 импуль.сов, блок 11 индикации, регистр 12 сдвига, сумматор 13, счетчики 14 и 15, дешифраторы 16 и 17, регистр 18, триггер 19, блок 20 памяти, триггеры 21 группы, элемент И 22, объект 23 контроля, Формирователь 3 неравновесных кодов содержит два блока 24 и 25 памяти, счетчики 26-28, коммутаторы 29 и 30, регистр 31, схему 32 сравнения, сумматор 33 по модулю два,дешифратор 34, триггеры 35 и 36,элементы ИЛИ 37, И 38, НЕ 39,Устройство работает следующимобразом.В блок 4 ввода заносят эталонныесвертки для выходных контактов иуправляющие слова, определяющие, какие стимулирующие воздействия должныбыть поданы на каждый контакт контролируемого блока. Разряды управляющего слова содержат полную характерис. тику контакта: его вид...

Номер патента: 1105897

Опубликовано: 30.07.1984

Автор: Батиста

МПК: G06F 11/22

Метки: блоков, логических

...на выходах 8 тестовые последовательности и представляющий собой генератор последовательности псевдослучайных кодов, контролируемый логический блок 9 с выходами 10.1 - 10.ь, первые 11 и вторые 12элементы И, элементы 13 ИЛИ, сумматоры по модулю два 14 и регистры 15сдвига, образующие группу сигнатурных анализаторов 16.1-1 б,п, имеющиевыходы 17,1-17.ь, сигнатурный анализатор 18, содержащий сумматор 14,регистр 15 и блок 19 индикации.Выходы блока 1 управления соединены с входами. элементов 11 и 12 и установочным входом группы сигнатурных анализаторов 16.1-16.д, с входами блока 5, с входами сигнатурного анализатора 18 и с входом задатчика 7 тестов. Выходы 8 задатчика тестов 7 соединены с входами контролируемого блока 9, выходы 10 которого...

Номер патента: 1108373

Опубликовано: 15.08.1984

Авторы: Мамонов, Прокопов

МПК: G01R 31/3177

Метки: логики, логических, микросхемах, пробник, проверки, устройств, эмиттерно-связанной

...- ды второго 6 и третьего 7 компараторов соединены с выходом б гока 2 за - щиты через соотве 1 ствующие пиковькПосле подачи на шины 22 и 21 напряжения питания, источник 20 опорных напряжений Формирует напряжения Б , Б , Б , Б, . Величины опорных напряжении выбраны такими, чтобы компараторы 5 и 6 определяли зону допустимых значений логического "0", а компараторы 7 и 8 - зону допустимых значений логической "1".Пусть в исходном состоянии вход 1 соединен с контролируемой точкой, напряжение в которой больше уровня логи еского "0", но меньше уровня логической "1", т.е. на входе проб- ника промежуточный логический уровень. При этом на выходах компараторов 5-8 уровни логического "0",55 детекторы 3 и 4, выходы первого 5 и второго 6 компараторов...

Номер патента: 1108451

Опубликовано: 15.08.1984

Авторы: Байда, Гладков, Подкопаев, Семеренко, Шпилевой

МПК: G06F 11/00

Метки: блоках, дефектов, логических, поиска

...генератор импульсов, три триггера, дешифратор, три элемента И,пять элементов ИЛИ, причем выход генератора импульсов соединен с первыми входами первого и второго элементов И, второй вход и выход первого элемента И соединены соответственно с прямым выходом первого триггера и со входом первого распределителя импульсов, первый - пятый выходы которого соединены соответственно с первыми входами первого - четвертого элементов ИЛИ и с шестым выходом блока управления, единичный вход первого триггера соединен с четвертым входом блока управления и нулевым входом третьего триггера, единичный вход и инверсный выход которого соединены соответственно со вторым входом блока управления и с первым входом третьего элемента И,выход которого...

Номер патента: 1108453

Опубликовано: 15.08.1984

Автор: Новик

МПК: G06F 11/16

Метки: логических, схем, функционально-динамического

...выход генератора тактов соединен с входом синхронизации сигнатурного анализатора и со счетным входомсчетчика, введены элемент задержки,формирователь импульса, первый и второй регистры, причем выход генератора тактов соединен через элементзадержки с входом формирователя импульса, выход которого соединен свходами разрешения записи первогои второго регистров, выходы счетчикасоединены соответственно с информационными входами первого регистра,выходы которого соединены с соответствующими входами контролируемой логической схемы, выходы контролируемойлогической схемы соединены с информационными входами второго регистра,выходы которого соединены с информационными входами сигнатурного анализатора, старт-стопный вход сигнатурного анализатора...

Номер патента: 1108467

Опубликовано: 15.08.1984

Авторы: Алешин, Шушкевич

МПК: G01R 31/3177, G06F 17/00, G06F 17/40 ...

Метки: логических, последовательности, регистратор, сигналов

...сигнапы на некоторые логические единицы, на некоторые логи ческие нули.В результате работы регистратор должен.определить и про индицировать в цифровом виде в тече ние времени, заданного блоком 13, коды всех номеров входных клемм 24 - 24 , где имеются логические единицы.Перед каждым циклом работы регистр ратора на клемму 16 задается сигнал сброса блока 9 и распределителя 7.Рассмотрим в качестве примера,спу. чаи, когда на клеммах 24 щ 2, 243 24 и имеются логические единицы, а на остапьных клеммах - логические нулие Фвходом блока, сбросовым входом - спервым входом блока, выходами - синформационными входами первого дешифратора, соединенного управляющимвходом с третьим входом блока, выходами - с входами цифрового иущикауора.Впок...

Номер патента: 1112325

Опубликовано: 07.09.1984

Авторы: Титович, Федоров

МПК: G01R 31/3177

Метки: логических, пробник, проверки, устройств, цепей

...с входами первого, второго, третьего и четвертого элементов ИЛИ, выходы которых соеди" иены с индикатором.На чертеже приведена блок-схема устройстваПробник содержит входной согласующий усилитель 1, пороговые блоки 2-4, генератор 5 импульсов, коммутирующий элемент 6, инвертобы 7 - 9, 5-триггеры 10-15, дешифраторы 16 и 17, элементы 18-21 ИЛИ, индикатор 22.Пробник для проверки цепей логических устройств состоит из входного согласующего усилителя 1, выход которого подключен к входам пороговых блоков 2-4, выходы пОроговых блоков подключены к б-входам первой группы 115 -триггеров 10-12 и входам инверторов 7-9, выходы инверторов подключены к 5 -входам второй группы 95-триггеров 13-15, генератор 5 импульсов через коммутирующий элемент 6...

Номер патента: 1113756

Опубликовано: 15.09.1984

Авторы: Араратов, Магеррамов, Симкин, Сколецкий, Талышский

МПК: G01R 31/3177

Метки: логических, состояний, схем, цифровых

...вход через инвертор - с коллектором второго транзистора, выход -с входом элемента чндикации, соединенного выходом с клеммой для подключе".ния положительного вывода источникапитания.На чертеже приведена блок-схемаустройства,Устройство содержит дискриминаторуровней 1, блок анализа 2, формирователь импульсов 3, элемент памяти 4блок индикации 5, эмиттерный повторитель 6, ограничительной резистор 7,первый 8 и второй 9 транзисторы,инвертор 10, элемент ИЛИ-НЕ 11, элемент индикации 12, щуп 13, клеммыдля подключения отрицательного 14и положительного 15 выводов источникапитания, первый 16 и второй 17 резисторы.Устройство работает следующимобразом,В режиме нормальной эксплуатации, когда напряжение на щупе 13 находится в пределах 0-(+ЕД...

Номер патента: 1119004

Опубликовано: 15.10.1984

Авторы: Бобков, Козюминский, Мищенко

МПК: G06F 7/00

Метки: выражений, вычисления, логических, переменных

...а входы дешифратора 2 - к информационным входам ло" гических переменных Х - Х уст.п.ф%ройства. 2 выходов дешифратора 1 подключены ко входам элементов ИЛИ групп элементов ИЛИ 3, - 3пф выходы которых подключены к соответствующим адресных шинам блоков памяти 4 - 4соответственно, 2" информационных выходов каждого блока памяти 4 - 4, подключены к 21 информационным входам коммутаторов 5 - 5, соответственно. Одноименные управляющие входы коммутаторов 5 - 5 объединены и подключены к соответствующим 2 выходам дешифратора 2. Выходы коммутаторов 5 - 5 являются выходами сигналов у " у устройства,Работу устройства рассмотрим на примере реализации системы двух логических функций четырех переменных, заданных таблицей истинности0 0 0 0 О 0 0 0 0 1 0 1 0...

Номер патента: 1124281

Опубликовано: 15.11.1984

Авторы: Ларченко, Фурманов, Хлестков, Холодный

МПК: G06F 5/00

Метки: логических, представления, формы, функций

...-го яруса, выходы элементов не- равнозначности В(2 с 1-1)-й и 15 2 ч,) -й групп (с= 12 1 1 т:1, , и) Ф -го яруса соединены со входами элементов неравнозначности с (2)-го по (2 ф+Ф" ) -й ( -й группы (+ . ф ф 1 ) -го яруса, входы(2 ф ) -го элемента наравнозначности Ъ -й группы с 1-го яруса 8=1 2; с 1=2, о) соединены с 2 ф 1(2 Ъ) -м и 2 с"2 -и входами преобразователя, выходы элементов неравноэначности последней группы каждогояруса и 2 -й вход преобразователя являются выходами преобразователя.. 21 11 " 5 Имеем: 30 35 5Преобразование формы представле,ния логических функций из полиноминальной в СДНФ.Подадим на вхдды преобразователяформы представления логических функ+1(12, . /ь 2 =1 2 -1, т.е. на выходах преобразователя от 3 переменных...

Номер патента: 1129616

Опубликовано: 15.12.1984

Авторы: Берковская, Дядюченко, Кузьмина, Фирле, Шек-Иовсепянц

МПК: G06F 11/26

Метки: логических, узлов

...2 памяти. Из блока 2 памяти выбирается команда, которая поступает в блок 3 наинформационные входы регистра 23 команд иэлемента 26 ИЕдиничный сигнал с инверсноговыхода триггера 25 числа разрешаетприем команды в регистр 23 команд.Команда состоит из кода операции, адреса и признака числа, Адрес с первого выхода регистра 23 команд поступает на вход регистра 22 адреса, кодоперации с третьего выхода регистра23 поступает,в дешифратор 24 кода операций, признак числа с второго выходарегистра 23 - на триггер 25 числа,Дешифратор 24 вырабатывает управляющие сигналы, поступающие на управляющий вход счетчика 20 команд приоперации передачи управления, науправляющий вход элемента 29 И и науправляющий вход регистра-накопителя28 при операциях...

Номер патента: 1140065

Опубликовано: 15.02.1985

Автор: Поутанен

МПК: G01R 31/3181

Метки: логических, функционально-параметрического, элементов

...23, элемент 24 "ИЛИ" и контролируемый логический элемент 25.Устройство работает следующим образом.Перед началом работы с помощью элементов коммутации, например перемычек на сменном коммутаторе 7 и кнопочных переключателей, входящих в блок 13, задаются необходимые дляконтроля данного типа логических элементов соединения блоков устройства, эталонная сигнатура, поступающая на вторые информационные входы анализатора 9, и граничное значение задержки распространения сигнала, ГСовместимые входы контролируемого логического, элемента 25 подключаются на коммутаторе 7 через формирователи 5 непосредственно к выходамс счетчика 3, несовместимые входы (т,е. такая группа входов, на которые, например, недопустимо подавать одновременно нуль), если...

Номер патента: 1140066

Опубликовано: 15.02.1985

Автор: Белов

МПК: G01R 23/02, G01R 31/316

Метки: логических, схем

...импульсы, то во времянахождения 2 -триггера 5 в нулевом 3, состоянии эти иьщульсы передаются1 О на выход элемента отрицания равно, значности 2, но короткие импульсы,поступающие на вход индикаторногоэлемента 3 не вызывают его свечения.Во время нахождения) -триггера 5 вединичном состоянии входная импульсная последовательность инвертируется элементом 2 отрицания разнозначности на выходе элемента 2 будетвысокий уровень, который кратковременно будет прерываться входнымиимпульсами. Индикаторный элемент 3при этом светится. Если длительность импульсов генератора 6 равна0,2 с с периодом 1 с, то индикатор ный элемент в течение 0,2 с будетсветиться, а в течение 0,8 с свечение отсутствует.Рассмотрим случай, когда...

Номер патента: 1140240

Опубликовано: 15.02.1985

Авторы: Кочнев, Стеценко, Шароватов

МПК: H03K 17/00

Метки: логических, переключатель, ферритовых, элементах

...третьего Ферритового логического элемента. На фиг. 1 представлена схема предлагаемого переключателя, на фиг. 2 временная диаграмма его работы,Переключатель на Аерритовых логических элементах содержит четыре ферритоных логических элемента 1-4, управляющую 5, обнуляющую 6 и информационную 7 входные шины и выходнуюшину 8,Каждый из четырех ферритовых логических элементов выполняет троичные операции, описываемые табл. 1.Элемент 1 соединен с третьим входом элемента 2 и первым входом элемента 3. Выход элемента 2 соединен с первым и вторым входами элемента 4,Выход элемента 3 соединен с вторым входом элемента 1 и третьим входом элемента 4.Выход элемента 4 соединен с выходной шиной 8.Система тактового питания переключателя - трехфазная, при этом...