Устройство для поиска неисправностей в логических узлах

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик н 970283(1) М. Кп. 6 01 й 31/28 Государственный комитет СССР по делам изобретений и открытий( 54 ) УСТРОЙСТВО ДЛЯ ПОИСКА НЕИСПРАВНОСТЕЙ В ЛОГИЧЕСКИХ УЗЛАХ Изобретение относится к контрольно-измерительной технике и может быть использовано для поиска неисправностей в логических схемных плат ах.Известна контрольно-измерительная система для проверки сложных функциональных схем, содержащая эадатчик тестов, пробники, блок сравнения мини-ЭВМ, блок анализа. Известная система позволяет локализовать неисправности в диагностируемых схемных платах по методу управляемого пробника. В процессе поиска неисправности в цифровой схеме системная программа дает указание оператору подключить пробник к очередной микросхеме на пути, ведущем к началу схемы от выходного контакта с неправильным сигналом. Тестовая программа выполняется снова и измеренный сигнал сравнивается с ожидаемым. Таким образом можно обнаружить микросхему, имеющую правильные входные и неправильные выходные сигналы. К базовым данным, необходимым длн управляющего проб- ником программного обеспечения, относятся описание диагностируемой схемы и таблица правильных реакций для всех ее узлов 13.Недостатком известной системы является сложность, обусловленная наличием мини-ЭВМ и необходимостью использования ряда блоков для задания и анализа регулярных тестов,Наиболее близким техническим решением к предлагаемому является устройство для поиска кратных дефектов, содержащее пробники, блок управления, счетчик тактов, дещифратор, первый триггер, генератор псевдослучайных кодов, элемент несовпадения, элемент ИЛИ, индикаторы несовпадения и индикатор исправности.Для работы известного устройства не требуется составление тестовых последовательностей и расчет правильных реакций в различных точках диагностируемой схемы 2.Однако процедура поиска неисправностей, реализованная в известном устройстве, требует наличие цепи начального установа у всех триггеров диагностируемого блока, что значительно суживает номенклатуру диагностируемых блоков. Например, наличие в диагностируемом блоке микросхем памяти с произвольной выбор 970283кой объемом в 1 кбит требует последовательности начальной установки длиной минимум 1024 такта работы тестера, поэтому диагностика неисправностей н подобных блоках с помощью известного устройства не может 5 быть осуществлена. Отсутствие начальной установки диагностируемого и проверяемого блоков приводит к неповторяющимся результатам провер" ки при перезапуске теста. 1 ОНедостатком известного устройства янляются ограниченные функциональные возможности, обусловлен" ные тем, что это устройство не может реализовать известную методику начальной установки логических узлов, основанную на том; что если на входы двухили более) однотипных исправных логических узлов подать одинаковые псендослучайные коды, то эти узлы начнут Функционировать, причем н первое время по-разному вследствие различных начальных сос", тояний их триггеров 1. Однако через определенное число тактов работы узлов последние начинают функционировать синхронно. Это объясняется тем, что большинство типов триггеров и запоминающих элементов устанавливаются в определенное состояние через информационные и устано- З 0 ночные входы в процессе функционирования диагностируемой схемы и специальной начальной установки не требуют, Исключение составляют пересчетные схемы без входов началь ной установки, которые невозможно проверить также и программным способом. Период времени, в течение которо го однотипные узлы в процессе функционированияприходят в одинаковые сос"тояния, играет роль последовательности начальной установки. Число тактов в этой последовательности 45 зависит от сложности диагностируемой схемы, от ее начального состояния после включения питания и может быть достаточно.бсльшим. В предлагаемом стенде последовательность начальной установки диагностируемых узлов содержит около 30000 тактов работы узлов, что при тактовой частоте стенда 60 кгц занимает около 0,5 с.Однако непосредственное использование изложенной методики в известном устройстве нереализуемо по следующей причине. Известное устройство . прекращает функционирование при первом же несовпадении сигналов на 60 пробниках после окончания периода начальной установки. Это несовпадение сигналов может. быть продолжением длинной последовательности несовпадений (после последнего совпадения,начинающейся внутри периода начальной установки.Если диагностируемый узел содержит замкнутые контура с обратнымисвязями, то за число тактов, ранное числу несовпадений, сигнал, соответствующий неисправному элементу памяти, может сонершить большоечисло обходов по контуру с обратной связью, Для нахождения же неисправности в таком контуре необходимо найти такой такт, на которомнеисправность только появилась навыходе неисправного элемента памяти,но еще не успела повлиять на еговходные состояния. Поиск такого такта приводит к необходимости многократного обхода контура с обратнойсвязью при уменьшении номеров тактов, начиная от конечного тактадлинной последовательности несовпадений, причем при каждом новом обходе контура, совершаемом при уменьшении номера такта, производитсяполный анализ всех точек контура насовпадение. Уменьшение номеров тактов производится до такого номератакта, когда н контуре будет обнаружен хотя бы один элемент, у кото-,рого все входные состояния "исправны", а выходные нет. Следовательно,чемдлиннее последовательность несовпадения после последнего совпадения, тем большее число обратныхобходов необходимо совершить длявыявления неисправности,Для большинства диагностируемыхузлов число необходимых для диагностики обходон настолько велико, чтоэто не позволяет практически реаЛиэонать диагностику в сочетании срассмотренной методикой начальнойустановки на известном устройстве.Цель изобретения - расширениефункциональных возможностей устройства,Поставленная цель достигаетсятем, что в устройство для поиска неисправностей в логических узлах,содержащее первый и второй пробники, подключенные выходами к входампервого элемента несовпадения, счетчик тактов, соединенный счетным входом с тактовым выходом блока управления, первый командный выход которого соединен с установочными входами счетчика тактов, генераторапсевдослучайных кодов и триггера останова, дешифратора, соединенногонХодами с выходами разрядов счетчика тактов, выход переполнения которого соединен с нулевым входом первого триггера, с первым входом первого элемента ИЛИ и с сигнальнымвходом индикатора исправности второй командный выход блока управления соединен с первым входом первого элемента И, второй вход которогоподключен к первому выходу дешифратора, вторые выходы дешифратора соединены с тактовыми входами проверяемого и контрольного узлов, тактовый вход генераторапсевдослучайных кодов связан с третьим выходом де шифратора, четвертый выход которого подключен к единичному входу первого триггера, выход которого соединен с третьим входом первого элемента И, выходы разрядов генератора псевдослу чайных кодов соединены с информаци онными входами проверяемого и контрольного узлов, выходы которых подключены к входам вторых элементов несовпадения, выходы вторых элементов несовпадения соединены с входами индикаторов несовпадений и входами второго элемента ИЛИ, выход кото. рого связан с четвертым входом первого элемента И, соединенного выходом с вторым входом первого элемента ИЛИ, выход которого соединен с единичным входом триггера останова, а выход триггера останова свя- зан с входом блокировки блока управления, введены третий и четвертый элементы ИЛИ, второй и третий элементы И, элемент запрета, второй триггер, счетчик, регистр, первый и второй элементы сравнения и регистр-вычитатечь, причем инверсный выход первого триггера подключен к первым входам третьего и четвертого элементов ИЛИ, выход первого элемента несовпадения соединен с первым входом третьего элемента И и с З 5 вторым входом третьего элемента ИЛИ, выход которого соединен с установочным входом счетчика и с нулевым входом второго триггера, тактовые входы второго триггера, счетчика и ре гистра и первый вход второго элемента И подключены к первому выходу дешифратора, выход второго триггера соединен с вторым входом третьего элемента И, соединенного выходом с 45 информационным входом элемента запрета и вторым входом четвертого элемента ИЛИ, запрещающий вход элемента запрета, соединен с вторым входом второго элемента И и с третьим командным выходом блока управления, выход четвертого элемента ИЛИ соединен с управляющим входом регистра, выход элемента запрета соединен с тактовым входом регистра-вычитателя, выходы разрядов счетчика подклю 55 чены к информационным входам регистра и к первым входам первого элемента сравнения, вторые входы которого соединены с выходами разрядов регистра, выход " с единичным входом второго триггера, выходы разрядов счетчика тактов подключены к первым вхо" дам регистра-вычитателя, счетный вход которого соединен с командным выходом блока управления, выходы 65 разрядов регистра- вычитателя связаны с вторыми входами второго элемента сравнения, выход которого подключен к третьему входу второго элемента И, соединенного выходом с третьим входом первого элемента ИЛИ, а второй командный выход блока управления связан с управляющим входом индикатора исправности.На фнг.1 приведена схема предлагаемого устройства; на фиг.2 - схема блока управления; на фиг.З - временные диаграммы работы дешифратора.Устройство содержит блок 1 управления, счетчик 2 тактов, дешифратор З,первый триггер 4, генератор 5 псевдослучайных кодов, вторые элементы 6 несовпадения, первый элемент ИЛИ 7, индикаторы 8 несовпадений, первый элемент И 9, первый элемент ИЛИ 10, индикатор 11 исправнос- ти, триггер 12 останова, первый элемент 13 несовпадения, первый 14 и второй 15 пробники, проверяемый 16 и контрольный 17 логические узлы, первые внутренние шины 18 - 35, третий 36 и четвертый 37 элементы ИЛИ, второй 38 и третий 39 элементы И, элемент 40 запрета, второй триггер 41, счетчик 42, регистр 43, первый 44 и второй 45 элементы сравнения, регистр-вычитатель 46, вторые внутренние шины 47 - 60.Блок 1 управления содержит задающий тактовый генератор 61, кнопку 62, антидребезговый триггер 63, третий 64 и четвертый 65 триггеры, пятый элемент И 66, пятый элемент ИЛИ 67, переключатель 68 режимов работы,Устройство работает следующим образом.В режиме проверки определяется содержит ли диагностируемый узел не. исправности, для чего на выходе бло 1 ка 1 управления (шина 22) задается логическая единица, а на четвертом выходе блока 1 (шина 52)логический нуль, запрещающий пряхождение сигналов через элемент И 38.Вначале проверки на командном выл ходе блока 1 управления (шина 19) вырабатывается импульс, сбрасывающий в нуль счетчик тактов 2, триггер 4, триггер 12 останова и устанавливающий в начальное состояние генератор:. псевдослучайных кодов 5. Сброс триггера 12 останова приводит к появлению нуля на входе 35 блокировки блока 1 управления, что вызывает появление импульсов на его тактовом выходе и на счетном входе счетчика 2 тактов. Счетчик 2 начинает счет тактовых импульсов, что вызывает появление импульсов на выходах связанного с ним дешифратора 2. Выходные импульсы дешифратора 3 изображены на временной диаграмме (Фиг.З) и служат для синхронизации как узлов са:мого стенда, так и проверяемогоконтрольного ) узлов. На этой диаграмме СТР-стробсигнал стенда, вырабатываемый первым выходом дешифратора 3 и используемый для стробирования, по шине 23 триггера 12 останова, второго триггера 41, счетчика 42 и регистра 43, СИ 1-СИ 4-синхроимпульсы, Формируемые второйгруппой выходон дешифратора 3 длясинхронизации проверяемого 16 и конт 0рольного 17 узлов по шинам 24,СДВИ 1" - тактирующие импульсы генератора 5 псевдослучайных кодон.Наличие импульсных сигналов навыходах дешифратора 3 приводит к периодической смене вцходных кодов генератора 5 и Функционированию проверяемого и контрольного узлон 16и 17.Проверка логических уэлон устройством производится потактно. Каждый такт проверки включает в себясмену выходного кода генератора 5и прохождение синхроимпульсов СИ 1 СИ 4 на тактовые входы проверяемогои контрольных узлов, РаСположение г 5стробсигналов СТР стенда по отношению к синхроимпульсам СИ 1-Си 4, какэто показано на диаграмме Фиг.3,позволяет учесть все возможные неисправности в пронеряемом узле. Счет 30чик 2 тактов не только производитсчет тактов проверки, но и формирует временную диаграмму сигналов внутри каждого такта.Триггер 4 вырабатывает на своем 35выходе сигнал РАЗРЕШЕНИЕ ПРОВЕРКИ,который по шине 27 поступает на третий вход элемента И 9, Триггер 4 устанавливается в единицу импульсом счетвертого выхода дешифратора 3, который формируется спустя приблизительно 30000 тактов работы стенда сначала проверки, сброс триггера 4осуществляется сигналом переполне.ния счетчика 2 тактов по окончаниипроверки. Возможные несовпадения сигналов на выходах проверяемого и контрольного узлов не могут произвестиостанова стенда в течение периоданачальной установки узлов, поскольку третий вход элемента 9 заблокирован в это нремя логическим нулем.Если проверяемый узел 16 содержит неисправность, то по окончании, периода начальной установки это проявится: в несовпадении сигналов накакой-либо паре выхоцов проверяемого 16 и контрольного 17 узлов. Сигнал несовпадения, сформированный соответствующим элементом несовпадения 6, поступает на соотнетствующий 6 Овход индикатора.8 несовпадения, атакже через элемент ИЛИ 7 на четвертый вход элемента И 9, Будучи простробированным импульсом СТР, сигнал несовпадения пройдет через эле менты 9 и 10 на единичный вход триггера 12 останова, что вызовет появление единицы на входе блокировки блока 1 управления и прекращение поступления тактовь)х импульсов на счетный вход счетчика 2 тактов. В результате работа устройства прекращается, а по состоянию индикатора несовпадений 8 можно определить номер выхода проверяемого узла 16 с неправильным выходным сигналом.Если проверяемый узел 16 идентичен контрольному узлу 17, то работа устройства прекратится по окончании проверки, когда на выходе переполнения счетчика 2 тактов сформируется сигнал переполнения, Этот сигнал по шине 21 поступит на сигнальный вход индикатора 11 исправности, а также через элемент ИЛИ 10 на единичный вход триггера 12 остано ва, что вызовет прекращение работы стенда, по состоянию индикатора исправности 11 можно судить об исправности проверяемого узла.Если факт наличия неисправности в проверяемом узле 16 установлен и номер неисправного выхода известен, то устройство переводится н режим поиска и запоминания надлежащего номера такта проверки, начиная с которого в дальнейшем будет производиться поиск неисправности. В этом режиме на третьем и четвертом выходах блока 1 управления, т.е. на шинах 22 и 52, устанавливаются значения логических нулей. Оператор устанавливает пробники 14 и 15 на выходы проверяемого 16 и контрольного 17 узлов, номер которых определяется состоянием индикаторов несовпадений 8, после чего на командном выходе блока 1 управления формируется пусковой импульс и стенд отрабатывает диаграмму сигналов проверки до ее окончания таким же образом, как это описано выше. Однако в этом режиме преждевременный останов стенда невозможен, поскольку элементы И 9 и 38 заблокированы нулевыми начения ми сигналов на шинах 22 и 52, Невозможно также срабатывание индикатора 11 исправности благодаря наличию логического нуля на его управляюцем входе.При работе стенда в режиме поиска и запоминания номера такта проверки на выходе элемента 13 несовпа дения присутствуют сигналы, предстаю ляющие собой последовательность несовпадений входных сигналон пробников 14 и 15. Задача блока управления перезапуском теста н этом режиме заключается в определении и запоминании такого номера такта проверки, в котором произошло первое несовпадение входных сигналов проб- ников 14 и 15 после самой длиннойпоследовательности совпадений за время проверки. Эта задача реализует ся следующим образом. В период начальной установки благодаря наличию логической единицы на шине 47, т.е. на инверсном выходе триггера 4, триг гер 41 и счетчик 42 устанавливаются в нулевое состояние через первый выход элемента ИЛИ 36, на управляющий вход регистра 43 через первый вход элемента ИЛИ 37 поступает логическая единица, что приводит к приему на регистр нулевого содержимого счетчика 42. По окончании периода начальной установки триггер 41 устанавливается в единицу сигналом с выхода первой схемы 44 сравнения, в промежутках между несовпадениями сигналов на входах пробников 14 и 15 счетчик 42 производит счет импульсов СТР, поступающих на его тактовый вход по шине 23 с первого выхода дешифратора 3. Появление сиинала несовпадения на выходе элемента 13 приводит к появлению сигналов на выходе .элемента 39 и далее на выходах элементов 37 и 40, что вызывает прием содержимого счетчика 42 на регистр 43 и прием содержимого счетчика тактов 2 на регистр-вычитатель 46, после чего триггер 41 и счетчик 42 устанавливаются в нуле вое состояние через второй вход элемента 36. В результате в регистре 43 записано число импульсов СТР, подсчитанных счетчиком 42 в промежутке между несовпадениями входных сиг налов пробников, а в регистре-вычитателе хранится номер такта проверки, соответствующий первому несовпадению.Точнее, в регистр-вычитатель за О писывается на единицу больший номер такта, необходимость чего станет ясна из последующего .изложения. За время проверки логического узла 16 последовательность совпадений и несовпадений входньи сигналов пробников чередуются многократно, Однако перезапись содержимого регистра 43 и регистра-вычитателя 46 производится лишь в том случае, если число импульсов СТР,в очередной пос.;едовательности совпадений превышает число, хранящееся: в регистре 43. В противном случае, схема 44 сравнения не выработает выходного сигнала ( поскольку число на счетчике 42 ке достигнет содержимого регистра 43), поэтому триггер 41 останет-ся в нулевом состоянии, что запре,тит прохождение сигнала несовпаде- ния через элемент И 39. Таким образом по окончании проверки в регистре-вычитателе 46 оказывается записанным номер такта проверки с точкостью до импульса СТР, соответствующий первому несовпадению входных 65 сигналов пробников, после самой длинной последовательности совпадений за время проверки. Это обстоятельство позволяет начать дг гности ку узла 16 после того, как из неисправного защитного контура с наибольшей вероятностью изъята информация от последовательности несовпадений, предшествующей самой длинной последовательности совпадений.После того, как требуемый номер такта проверки зафиксирован, устройство переводится в режимпоиска. неисправностей. В этом режиме третий выход блока 1 управления и шина 22 находятся в состоянии логического нуля, а четвертый выход блока 1 и связанная с ним шина 52 - в состоянии единицы. Наличие единиц 1 на шине 52 разрешает прохождение сигналов через элемент И 38 и блокирует . элемент 40 запрета, т.е залрешает прохождение сигналов на тактовый вход регистра-вычитателя 46 с целью предохранения его содержимого от возможной перезаписи. Перезапуск устройства в этом режиме приводит к тому, что по импульсам на командном выходе блока 1 управления из содержимого регистра-вычитателя 46 вычитается единица, тест беспрепятственно проходит до тех пор, пока содержимое с-.етчика 2 тактов не сравнится схемой 45 с содержимым регистра- вычитателн 46. При з".ом выходной сигнал схемы 45 сравнения по шине 59 поступает на третий вход элемента И 38, и далее через злемечт ИЛИ 10 на единичный вход триггера 2 останова, устанавливая его в единицу и прекращая р;-;бе.у стенда. Оператор исследует выходные сигналы проверяемого и контрольного узлов 16 и 17, номер которых определяется состоянием индикаторов 8 несовпадений, и убеждается в ю: несовпадении, Затем исследуются состояния входов логических элементов в проверяемом и контрольном узлах, выходные сигналы которых не совпацают. Таким образом, исследуя и сравнивая состояние входов и выходов элементов диагностируемого и контрольного узлов на пути, ведущем к началу схемы узлов от выходного контакта с неправильным сигналом, можно точно локализовать неиспраэность, Если исследуег=м элементом диагностируемого узла является триггер, состояния сигналов на информационных, управляющих или тактирующих входах триггера необходимо определять в момент времени, предшествующий, появлению неправильного сигнала на его выходе. В этомслучае производится перезапуск теста, как это было описано выше, в результате чего прохождение теста прекращается в момент действия импульса СТР, но 970233мер которого в тесте на единицу мень ше номера при предыдущем перезапуске.Если диагностируемый узел 16 содержит замкнутый схемный контур, причем один из элементов контура содержит неисправность, то процедура поиска такой неисправности совпадает с только что изложенной. Схема замкнутого контура обязательно содержит хотя бы один триггер, поэтому однократный обход контура при исследовании его элементов потребует как минимум одного перезапуска теста. Предположим, что исходной точкой поиска неисправности в замкнутом схемнсм контуре является выход одного из его элементов. Однократный обход контура при исследовании его эле ментов приведет к тому, что возвращение в исходную точку поиска будет соответствовать более раннему событию в тесте, Из условия выбора момента начала поиска неисправности следует, что неправильному сигналу в исходной точке поиска предшествовала длинная последовательность правильных сигналов, поэтому неисправность в замкнутом схемном контуре будет обнаружена за один. обход.Таким образом, введение указанных элементов позволяет совместить начальную установку на случайных кодах,йризаданном их числе с возможностью обнаружения неисправностей в замкнутых контурах с обратными связями, что расширяет функциональные воэможности устройства.Формула изобретенияУстройство для поиска неисправностей в логических узлах, содержащее первый и второй пробники, подключенные выходами к входам первого элемента несовпадения, счетчик тактов, соединенный счетным:входом с тактовым выходом. блока управления, первый командный выход которого соединен с установочными входами счетчика тактов, генератора псевдослучайных кодов и триггера останова, дешифратора, соединенного входами с выходами разрядов счетчика тактов, выход переполнения которого соединен с нулевым входом первого триггера, с первым входом первого элемен та ИЛИ и с сигнальным входом индикатора исправности. второй командный выход блока управления соединен с первым входом первого элемента И, второй вход которого подключен к первому выходу дешифратора, вторые выходы дешифратора соединены с тактовыми входами проверяемого и контрольного узлов, тактовый вход генератора псевдослучайных кодов связан с третьим выходом дешифратора, четвертый выход которого подключен кединичному входу первого триггера,выход которого соединен с третьим входом первого элемента И, выходы разрядов генератора псевдослучайных кодов соединены с информационными входами проверяемого и контрольного узлов, выходы которых подключены к входам вторых элементов несовпадения, выходы вторых элементов несовпадения соединены с входами индикаторов несовпадений и входами второго элемента ИЛИ, выход которого связан с четвертым входомпервого элемента И, соединенного выходом с вторым входом первого элемента ИЛИ, выход которого соединен с единичным входом триггера остано ва, а выход триггера останова связан с входом блокировки блока управления, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональ 1ных возможностей устройства, в него 25 введены третий и четвертый элементы ИЛИ, второй и третий элементы И,элемент запрета, второй триггер,счетчик, регистр, первый и второй:элементы сравнения и регистр-вычи- ЗО татель, причем инверсный выход первого триггера подключен к первымвходам третьего и чЕтвертого элементов ИЛИ, выход первого элемента несовпадения соединен с первым входом35 третьего элемента И и с вторым входом третьего элемента ИЛИ, выход которого соединен с установочным входом счетчика и с нулевым входом второго триггера, тактовые входы второго триггера, счетчика и регистра и первый вход второго элемента И под- ключей кпервому выходу дешифратора выход второго триггера соединен с, вторым входом третьего элемента И, 45 соединенного выходом с информационным входом элемента запрета и вторым входом четвертого элемента ИЛИ, запрещающий вход элемента запретасоединен с вторым входом второго злемента И и с третьим командным выходом блока управления, выход четвертого элемента ИЛИ соединен с управляющим входом регистра, выход элемента запрета соединен с тактовым входом регистра-вычитателявыходы разрядов счетчика подключены к информационным входам регистра и кпервым входам первого элемента сравнения, вторые входы которого соединены с выходами разрядов регистра, 60 выход - с единичным входом второготриггера, выходы разрядов счетчика тактов подключены к первым входам втоРого элемента сравнения и к информационным входам регистра-вычи тателя, счетный вход которого сое14 970283 фюзи динен с командным выходом блока управления, выходы разрядов регистравычитателя связаны с вторыми входами,.второго элемента сравнения, выход которого подключен к третьему входу второго элемента И, соединенного выходом с третьим входом первого элемента ИЛИ, а второй командный выход блока управления связан с управляющим входом индикатора исправности.Источники информации, принятые во внимание при экспертизе 1. Контрольно-измерительная система для проверки слоеных функциональных схем.-"ЭлектрОника", 1972, М 21. 52. Калявин В. П.,Кизуб В. ЪНикифоров С,Н. Устройство для поиска кратных дефектов. - В брошюре: Технические средства для поиска одиночных и кратных дефектов в логических узлах ЦВМ в условиях произэодства. Л., "Знание", 1978 (прототип).970283 иг тель В. Дворкин .С.Мигунова КоРректор, О. Билак Сост а Техре ишано едактор Заказ 8382/ филиал НПП "Патент", г. Ужгород, ул, Проектная,ВНИИПИ Госпо делам13035, Москв ираж 717рственногозобретенийЖ, Рауш Подписиомитета СССРоткрытийая наб., д. 4/5