Устройство для контроля логических блоков

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК С ЮЬ Г 11 08 ОПИСАНИЕ ИЗОБРЕТЕНКА ЕЛЬ СТВУ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ ВТОРСНОМУ СВИДЕТ(56) 1. Авторское свидетельство СССРР 633019, кл. 0 06 Г 11/00, 1976.2, Авторское свидетельство СССРР 643877, кл. С 06 Г 11/08, 1976(прототип),(54)(57) устРоиство для контРоля ЛОГИЧЕСКИХ БЛОКОВ, содержащее генератор псевдослучайных кодов и блок управления, в.состав которого входит генератор тактов, о т л и ч аю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены блок коммутации и блок индикации, причем генератор псевдослучайных кодов состоит из (и+1) блоков вычисления остатков (и = чис-. ,лу выводов контролируемого блока) каждый из которых содержит элемент 2 И-ИЛИ, выход которого соеди.нен с первым входом первого сумма-, тора по модулю два, выход первого сумматора по модулю два соединен с информационным входом регистра сдвига, старший разряд которого соединен с первым входом второго сумматора по модулю два, выход второго сумматора по модулю два соединен с информационным входом триггера, прямой выход которого соединен с первым входом элемента И, выход элемента И соединен с вторыми входами первого и второго сумматоров по модулю два, блок коммутации состоит из и определителей входов, первый и второй выходы каждого из которых соединены с выводами обмотки соответствующего реле, блок управления дополнительно содержит два триггера, одновибратор, элемент И и счетчик, причем выход первого тригВОЗ 037252гера соединен с входом одновибратора и с первым входом элемента И, инверсный выход одновибратора соединен с вторым входом элемента И, первый выход счетчика соединен с входом установки в единицу второго триггера, второй выход счетчика соединен с входом установки в ноль первого триггера, прямой выход одновибратора блока управления соединен с входами установки в ноль счетчика и второго триггера блока управления, регистра сдвига и триггера каждого из (и + 1) блоков вычисления остатков и с первым входом и определителей входов блока коммутации, прямой выход второго триггера блока Е управления соединен с вторым входом элемента И и с первым и инверсным вторым входами элемента 2 И-ИЛИ каждого из (и+1) блоков вычисления остатков, начиная со второго, выход элемента И блока управления соединен с входом генератора тактов, выход которого соединен со счетным входом счетчика блока управления и с входами синхронизации триггера ;и регистра сдвига каждого из (и+1) блоков вычисления остатков, вход установки в единицу первого триггера блока управления является входомзапуска устройства, выход первого блока вычиоления остатков соединен с третьим входом элемента 2 Н"ИЛИ второго блока вычисления остатков, выход каждого предыдущего блока вычисления остатков, начиная со второго по и-ый, соединен с третьим входом элемента 2 И-ИЛИпоследующего блока вычисления остатков и через первые нормально разомкнутые контакты соответствующего реле блока коммутации с вторым входом соответствующего определителя входов, выход (и+1)-го блока вычисления отстаков соединен через первые нормально разомкнутые контакты и-го реле блока1037257 коммутации с вторым входом и-го определителя входов, каждый 1-ый вывод контролируемого блока (11,и) соединен с вторым входом 1-го определителя входов блока коммутации и через нормально замкнутые контакты соответствующего реле с четвертым входом элемента 2 И-ИЛИ соответствующего 1-го блока вычисления остатков (1 = 2 и+1), шина единичного потенциала соединена с первым, инверсным вторым и.четверИзобретение относится к цифровойвычислительной технике и можетбыть использовано для автоматическойпроверки блоков ЦВМ,Известно устройство для контролялогических блоков, основанное на 5методе сравнения выходных сигналовконтролируемого и эталонного логических блоков, входные сигналы которых формируются с помощью счетчика 1,11 .10недостатком этого устройства является ограниченная область примененияОно используется только для контроля простых узлов, имеющих небольшоеколичество входов и не имеющих элементов памяти.15Наиболее близким по техническойсущности к изобретению является устройство для контроля логических блоков, содержащее блок управления,генератор псевдослучайных кодов, 20накапливающий сумматор, элементы,Ии блок свертки, причем выходы блока управления соединены с управляю"щими входами генератора псевдослучайных кодов и накапливающего сумматора, выходы генератора псевдослучайных чисел и входы и выходыконтролируемого логического блока .соединены с соответствующими входами элементов И, выходы которых сое- З 0динены со входами блока свертки,.выходы блока свертки соединены совходами накапливающего сумматора,выход которого является выходомустройства 1,23.Недостатками известного устройства являются низкая достоверностьконтроля, так как накапливающий сумматор параллельного типа обнаруживает только неисправности, приводящие к изменению числа " единиц" в 40выходных последовательностях импульсов проверяемого блока, а также высокая сложность устройства и необходимость ручной перекоммутации входных и выходных каналов в случае ж 5 тым входами элемента 2 И-ИЛИ первогоблока вычисления остаткбв и черезвторые нормально разомкнутые контакты каждого иэ и реле блока,:;оммутации с четвертыми входами элементов 2 И-ИЛИ соответствующих блоковвычисления остатков, начиная со второго, выходы регистра сдвига и выход триггера блоков вычисления остатков, начиная со второго, соединены соответственно с входами блока индикации. контроля логических блоков различных типов.Цель изобретения - повышение достоверности контроля логических блоков. Поставленная цель достигается тем, что в устройство для контроля логических блоков, содержащее генератор псевдослучайных кодов и блок управления, в состав которого входит генератор тактов, введены блок коммутации и блок индикации, причем генератор псевдослучаных кодов состоит иэ (и+11 блоков вычисления остатков (п = числу выводов контролируемого блока ), каждый из которых содержит элемент 2 И-ИЛИ, выход которого соединен с первым входом первого сумматора по модулю два, выход. первого сумматора по модулю два соединен с информационным входом регистра сдвига, старший разряд которого соединен с первым входом второго сумматора по модулю два, выход второго сумматора по модулю два соединен с информационным входом триггера, прямой выход которого соединен с первым входом элемента И, выход элемента И соединен с вторыми входами первого и второго сумматоров по модулю два, блок коммутации состоит иэ и определителей входов,. первый и второй выходы каждого иэ которых соединены с выводами обмотки соответствующего реле, блок уп-.: равления дополнительно содержит два триггера, одновибратор, элемент И и счетчик, причем выход первого триггера соединен с входом одновибратора й с первым входом элемента И, инверсный выход одновибратора соединен с вторым входом элемента И, первый выход счетчика соединен с входом установки в единицу ворого триггера, второй выход счетчика соединен с входом установки в ноль первого триггера, прямой выход одновибратора блока управления соединен свходами установки в ноль счетчикаи второго триггера блока управления,регистра сдвига и триггера каждогоиз (и+1) блоков вычисления остаткови с первым входбм определителей вхо-дов блока коммутации, прямой выход,второго триггера блока управлениясоединен с вторым входом элемента Ии с первым и инверсным вторым входами элемента 2 И-ИЛИ каждого из (о+1) 10блоков вычисления остатков, начинаясо второго, выход элемента И блокауправления соединен с входом генератора тактов, выход которого соединен со счетным входом счетчика блока управления и с входами синхронизации триггера и регистра сдвигакаждого из (и+1) блоков вычисления.остатков, вход установки в единицупервого триггера блока управленияявляется входом запуска устройства,выход первого блока вычисления остатков соединен с третьим входом элемента 2 И-ИЛИ второго блока вычисления остатков, выход каждого предыду" 25щего блока вычисления остатков, начиная со второго по п-ый, соединен стретьим входом элемента 2 И -ИЛИ последующего блока вычисления остаткови через первые нормально разомкнутыеконтактны соответствующего реле блока коммутации с вторым входом соответсвующего определителя входов,выход (и+1)-го блока вычисления остатков соединен через первые нормально разомкнутые контакты и-го реле. З 5блока коммутации с вторым входоми-го определителя входов, каждый1-ый вывод контролируемого блока(1 = 11 и) соединен с вторым входом 1-го определителя входов блока. 40коммутации и через нормально замкнутые контакты соответствующего релес четвертым входом элемента 2 И-ИЛИсоответствующего 1-го блока вычисления остатков 13 = 2 и+1), ыина единичного потенциала соединенас первым, инверсным вторым и.четвертыи входами элемента 2 И-ИЛИ первогоблока вычисления остатков и черезвторые нормально разомкнутые контакты каждого из п реле блоков коммутации с четвертыми входами элементов 2 И-ИЛИ соответствующих блоковвычисления остатков, начиная со второго, выходы регистра сдвига и выход триггера блока вычисления остатков, начиная со второго, соединены,.соответствено с входами блока индикации,На фиг. 1 представлена блок-схема предлагаемого устройства; на 60фиг. 2 - вариант исполнения определителя входов; на фиг. 3 - временнаяДиагРамма работы блока управления.Устройство содержит блок 1 управления, (и+1) блоков 2 вычисления ос татков, блок 3 индикации, блок 4коммутации, контролируемый логичес-кий блок 5.Каждый блок вычисления остатковсодержит 1 элемент 2 И-ИЛИ .б,- сумматоры 7,8.по модулю два, триггер 9,элемент И 10, девятиразрядный регистр 11 сдвига, Блок управлениясодержит триггеры 12 и 13, одновибратор 14, элемент, И 15, счетчик .16, генератор 17 тактов.Блок коммутации содержит и определителей 18 входов и и реле 19по числу выводов .контролируемогоблока.Каждый из блоков вычисления остатков может быть, использован какдля генерации тестовых воздействий,так и для контроля реакций контролируемого блока, в зваисимости от того, по какому назначению используется данный вывод.Блок вычисления остатка выполняет деление последовательности импульсов на полином вида0(х) х + х+1,Устройство работает следующимобразом.По приходу сигнала "Пускф триггер 12 устанавливается в единичноесостояние и запускает одновибратор 14сброса, который генерирует импульссброса, переводящий все элементыустройства в исходное состояние.Тот же импульс подается на определители 18 входов блока 4 коммутации.В том случае, если данный вывод оказался входом, срабатывает реле 19,и сигнал с выхода соответствующеговыводу блока вычисления остатковпоступает ла вход контролируемогоблока. При этом на четвертый входэлемента 2 И-ИЛИ блока вычисленияостатков коммутируется уровень логической единицы. В этом случаеблок вычисления остатков будет работать как генератор псевдослучайнойпоследовательности.Если данный вывод оказался выходом контролируемого блока, коммутация не производится и сигнал свыхода контролируемого. блока 5 подается на вход блока 2 вычисления остатков,После окончания импульса сброса начинает работу тактовый генератор, Поскольку триггер 13 находится в.нулевом состоянии, низкий уровень с его выхода подается на входы (о+1) ,блоков вычисления отстаков, начиная со второго, чем разрывается обратная связь, и вход каждого регистра сдивга блоков 2 вычисления остатков подключается к выходу предыдущего блока, образуя регистр сдвига длиной 10 и, где и - число выводов контролируемого блока. Вход полученногорегистра подключается к выходу первого блока вычисления остатков, который постоянно работает как генератор псевдослучайной последовательности, Выработанная им последовательность сдвигается, записывая начальные состояния в регистры блоков вычисления остатков. На входы контролируемого блока подается псевдослуиайная последовательность,. выходные сигналы контролируемого блока 10 .при этом не проверяются, так как .производится установка в начальное состояние триггера, контролируемого блока и устанавливаются в некоторые отличные друг от друга состояния 15 регистры блоков вычисления остатков. По прошествии К тактов счетчик 15 подает сигнал установки в единицу на триггер 13, и устройство переводится в рехим контроля. Подключаются обратные связи регистров в блоках вычисления остатков, а их входы подключаются к выходам контролируемого блока, Блоки вычисления остатков, подключенные ко входам контролируемого блока, работают как генераторы псевдослучаных последовательностей, причем поскольку они были установлены в различные начальные состояния, то и последовательности, генерируемые ими, будут, различны.",Количество тактов работы устройства фиксировано, после выдачи последнего тестового воздействия со второго выхода счетчика 16 блока 1 управле: ния подается сигнал сброса триггера 12, работа тактового генератора прекращается и разрешается индикация вычисленных остатков, которые сравниваются с остатками, полученными в результате проверки исправного одинотипного блока или математического моделирования.Контролируемый логический блок считается исправным, если укаэанные остатки совпадают. Й противном случае, пользуясь диагностическими словарями и таблицами, определяют место возникновения неисправности.Таким образом, использование предлагаемого устрбйства позволяет контролировать логические блоки цифровой вычислительной техники с высокой достоверностью, так как отклонение данной последовательности выходных импульсов вызовет изменение в значении остатка и облегчит поиск неисправностей в контролируемом устройстве,/фПри этом устройстводля контроля логических блоков упрощается,поскольку блоки вычисления остатков могут использоваться как для контроля последовательности импульсов, вырабаты-. ваемой контролируемым блоком, так и для генерации тестовых последовательностей, в зависимости:от назначения данного вывода контролируемого блока./50 Тираж 706 ВНИИПИ Государственного копо делам изобретений и 113035, Москва, Ж, Рауш Подпмитета СССРткрытийкая наб д