Патенты с меткой «логических»

Номер патента: 645280

Опубликовано: 30.01.1979

Авторы: Махарадзе, Сургуладзе

МПК: H03K 19/00

Метки: инвертор, логических, транзисторно-транзисторных, элементах

...обрВ момент включения питания, евходную шину 13 не подано управлянапряжение, транзистор 1 заперт, а нзу транзистора 7 подается запирающилевой потенциал, Емкость нагрузкижается через резистор 10 и транзистоткрытое состояние которого поддержется током, поступающим в базу тратора 5 через резистор 3 от источниктания, При этом диод 8 заперт, так каанод оказывается под отрицательнымтенциалом по отношению к катоду.После заряда емкости нагрузки наде 9 устанавливается высокий потенциЗО если нагрузка не имеет активной со3ляющей, схема практически не потребляетмощности.При поступлении на входную шину 13положительного импульса транзистор 1 отпирается, и потенциал его коллектора начинает уменьшаться. Наступает момент,когда переходы эмиттер -...

Номер патента: 646280

Опубликовано: 05.02.1979

Авторы: Поддубный, Ящук

МПК: G01R 31/3177

Метки: логических, микроэлектронных, схем

...входных сигналов 6 ошибочноподключен не вход схемы 17,я поэтомублок контроля коммутаторов входов 16запрещает формирование сигнапов "навы-ходах блока формирователей входных сиг-налов 6; а на блоке индикации 13 индицируются номера выводов микроэлектронных логических схем, напряженйена которых не соотвеФсчвует- входномунапряжению интегральных микросхем.Если напряженйе на выводах схемы17 соответатвует напряжений," нормальному для взводов схемы 17 блок контроля коммутаторов входов 16 разрешаетпоступление сигналов с выходов блокаформирователей входных сигналов 6 навходы йроверяемой" схемы 17.Таким образом, блок контроля-комму.таторов входов 16 предотвращает короткое замыкание выходов блока формирователей входных сигналов 6 на...

Номер патента: 650030

Опубликовано: 28.02.1979

Авторы: Колодчевский, Новиков, Смирнов

МПК: G01R 31/27, G01R 31/28

Метки: диоднотранзисторных, дискретных, логических, транзисторов, устройств, элементах

...входов, коллекторные резисторы 55, 56, резисторы 57, 58 связи, резисторы 59, 60 смещения, входные конденсаторы 61 и 62, входные диоды 63 и 64. На клеммы 36 - 39 выведены емкостные входы триггеров, на клеммы 40, 41, 46, 47 - коллекторы транзисторов 51 и 52, па клеммы 42 - 45 - прямые входы триггеров, на клемму 48 - коллскторныс резисторы 55, 56, на клемму 49 резисторы 59, 60 смещения, на клемму 50 эмиттеры транзисторов 51, 52. Межкаскадныс соединения выведены на клеммы 48, 49, 50.Схема измерения тока 1, имеет источник 65 напряжения и микроамперметр 66.Ток Ун, транзистора 52 триггера 34 контролируют следующим образом.Соединив между собой клеммы 40, 46 и 47, получают межкаскадные соединения. Подключают положительный полюс 65 источника...

Номер патента: 651274

Опубликовано: 05.03.1979

Авторы: Макавеев, Портнов

МПК: G01R 31/3177

Метки: выходной, логических, тестера, узел, устройств

...при этом блок 14 неисправен и одна из причин этой неисправности состоит в тол, что контакт 13 соединен с одной из шин источника ппгация или с выходом какого-либо вентиля, на Выходе которого присутствует в это время уровень логического нуля, то уровень логической единицы не сможет установиться па клемме 10 и на выходе элемента сравнения появляется нулевой логический уровень. Через время задержки, Определяемое периодом следования синхроимпульсов, уровень логического нуля поякл"ется на выходе триггера 5 и вызывает появление уровня логического нуля на выходе вентиля 3, что приводит к переходу ключа 1 в непроводящее состояние.Аналогично при подаче на шину 7 уровня логического нуля уровень логической единицы появляетсч ца выходе вентиля 4....

Номер патента: 651351

Опубликовано: 05.03.1979

Авторы: Берштейн, Забара, Романкевич, Руккас

МПК: G06F 11/00

Метки: блоков, логических

...3 имеют высокое входное сопротивление с тем, чтобы не создавать дополнительной нагрузки для РЯ проверяемого блока 1. Для каждого из типов РЯ, используемых в проверяемом блоке 1, в устройстве имеется отдельиьгй блок проверки стандартных ячеек 11, состоящий из блоков уставок 12; на входьг которых из магистральной шины через схему ИЛИ 17 поступают сигналы, снятые со входов РЯ прове.ряемого блока 1, а также компаратора 13, срав.швающего сигналы с выходов блока уставок 12 с выходными сигналами г.Я проверяемого блока 1,1поетуйопими из магистральной шины 4. Компа.раторы 13 всех блоков проверки РЯ 11 связаны с блокою ввода-вывода 7, однако в каждый момент сигналами с блока управления 16 заблокированывыходы всех компараторов 13, кроме того,...

Номер патента: 651454

Опубликовано: 05.03.1979

Автор: Соколовский

МПК: H03K 3/28

Метки: ждущий, логических, мультивибратор, элементах

...Составитель В.Ш РеДактор Б.феДотов ТехРеД С, Миайин Корректор О а Заказ 818/51 ЦНИИПИ по де 113035 МосПодписноеСССР Тираж 1059 Государственного комитет лам изобретений и открыт ква, Ж, Раушская наб. д. 4/ П ь - й ЛМи-" 5 "Й ьЮ з ., ЛщлМУ"ф -ф фф"фйлиал ППП г,ужгоро Проектная 4 а транзисторы 4 и 5, резисторы 6 и 7, делитель на резисторах 8 и 9, дели- тель на резисторах 10 и 11, конденсаторы 12 и 13, включенные между базами транзисторов 4,5 и общей шиной, управляющий элемент 14, выходы которого через делители подключены к базам транзисторов 4 и 5. Эмиттеры транзисторов через резисторы 6 и 7 соединены с общей шиной,коллекторы - с первым входом элемента 2 непосредственно, а со вторым - через конденсатор 3. Выход элемента 2 соединен...

Номер патента: 652564

Опубликовано: 15.03.1979

Авторы: Забара, Сидоренко, Спиндлер

МПК: G06F 11/00

Метки: блоков, логических, статистического

...цоспедовательность поступает на первый вход амплитудного модупятора 2, на второй вход которогопоступает изменяющееся по известному закону напряжение от генератора 3. С выхода амппитудного модупятора 2 модуиированная (например, по линейному закону) поспедоватепьность импульсов поступает через биок 4 коммутации входов иа соединенные параилельно входы обьекта 10 контроля. При достижении амплитуды импупьсов значения минимвпь ного порога нв входах контропируемого погического блока появпяется первая пачка спучвйных двоичных чисел, Отличных от исходного чиспа (000000). Копичество спучвйных чисеп в пачке определяется разносгыо значений бпижайших пороговых напряжений. При достижении амплитудой импупьсов следующего порогового уровня генерируется...

Номер патента: 599713

Опубликовано: 30.03.1979

Авторы: Былинкин, Травин

МПК: H02P 13/16

Метки: блок, вентилями, высоковольными, импульсного, каскадно-мостового, логических, преобразователя, схем, устройства, фазного

...импульс соответствует моменту начала 1 заданного интервала проводимости, а отрицательный - моменту его окончания 1 или наоборот), подаваемые по одному кабелю на зажим Вх, схемы согласования. Принцип действия схем, показанных на фиг. 5 и 6, одинаков. Через диоды 18 и 19, препятствующие прохождению сигналов ложной полярности, кабели от источника первичных импульсов подключаются к согласующим резисторам 20 и 21, сопротивление которых (с учетом величин сопротивлений резисторов 22 и 23) равно волновому сопротивлению кабеля.Таким образом предотвращаются искажения фронтов синхронизирующих импульсов за счет отражений в кабелях от источника первичных импульсов, длина которых на крупных преобразовательных подстанциях может достигать...

Номер патента: 656064

Опубликовано: 05.04.1979

Автор: Хохлачев

МПК: G06F 11/00

Метки: логических, схем

...делителя 2 преобразуется в множество 10 и гармонических сигналов некратных частот.Каждый из этих сигналов поступает на соответствующий вход контролируемого объекта 3 и эталонной логической схемы 4. Сигналы с гп выходов объекта 3 и эталонной 15логической схемы 4 поступают на коммутатор 5, который по команде с узла 9 управления подключает первый выход объекта контроля к анализатору 6 и соответствующий первый выход эталонной логической схемы 4 к другому анализатору 7. На вы ходах объекта контроля и эталона, вследствие наложения входных гармонических сигналов, будут иметь место периодические сигналы сложной формы, представляющие собой сумму гармонических составляющих с 25различными частотами, амплитудами и начальными фазами. Анализаторы...

Номер патента: 658509

Опубликовано: 25.04.1979

Авторы: Жуляков, Пелипейко, Плокс

МПК: G01R 31/3177

Метки: блоков, логических

...которого сформированный стробсигнал подается на стробируемый входблока 9 сравнения, выход последнегоноединен с входом блока 11 памяти,анализа и регистрации.Устройство работает следующим образом.Программа проверки испытуемого блока 7, состоящая из тестовых наборов,последовательно вводится н формирователь 2 из блока 1. 60После записи одного тестового кабора из блока 3 на вход блока 4 поступает команда, н результате чего посигналу считына.ния с выхода блока 4считывания на входы испытуемого блока 7 подается записанный в Формиронателе 2 тестовый набор, Та же команда,которая подается н блок считывания,запускает генератор 5 импульсон, Характерной особенностью генератора 5явллется возможность регулируемогофазового сдвига импульсон и...

Номер патента: 658561

Опубликовано: 25.04.1979

Авторы: Варшавский, Мараховский, Песчанский, Розенблюм, Стародубцев, Филиппов, Цирлин

МПК: G06F 11/00

Метки: блоках, логических, переходных, процессов

...И-ИЛИ-НЕ 1 и4-7 равны "1". Каждый элемент И-ИЛИ оНЕ сохраняет значение своего выхода неизменным до тех пор, пока значения сигналов на его входных шинах не изменятся на противоположные,Сигналы на выходах элементовИ-ИЛИ-НЕ 4-6 станут равны "0" послетого, как сигналы на входных шинах10-17 станут равны ф 1", а сигналы навыходах элементов И-ИЛИ-НЕ 2 и 3станут равны "1 после того, как сигналы на выходах элементов И-ИЛИ-НЕ 4-7установятся в 0" Если сигнал на входной шине 1 8 равен "1", то на выходе инвертора 8 установится "0"., после чегосигнал на выходной шине 9 станет рав 25ным "1", Это означает факт завершенияпереходных процессов как в устройствах,подключенных ко входным шинам 10-18,так и в самом устройстве для контроля30.переходных...

Номер патента: 661514

Опубликовано: 05.05.1979

Авторы: Архипов, Ермаков, Мельников, Рыжевский

МПК: G05B 23/02

Метки: блоков, динамических, логических, параметров

...малоеили большое кольцо генератора выключением или включением в контур объекта.Блок 1 представляет эквивалент после 1довательно соединенных элементов линиизадержки с временем задержки, равным сумме временных задержек блоков (микросхем)и инвертирующего усилителя, обеспечивающего баланс амплитуд и фаз кольцевогогенератора. 1 ОУстройство работает следующим образом.Цикл измерения динамических параметров электронных блоков состоит из двухтактов.Генераторный режим кольца в первомтакте обеспечивается соблюдением условиянечетности суммы инверсий инвертирующихсхем, составляющих малое кольцо генератора. При этом счетчик 9 не запускается,исигнал с его нулевого выхода коммутируетмалое кольцо генератора, открывая ключ 10.Период сигнала...

Номер патента: 661552

Опубликовано: 05.05.1979

Авторы: Богданов, Кондратеня, Пекелис, Старовойтов

МПК: G06F 11/22

Метки: блоков, диагностирования, логических, тестового

...9 с эталонными значениями, а также661552 6О 20 30 35 выдачу информации о несовпадающих итекущем наборах в блок индикации 17.Блок индикации 17 в соответствии с поступающими сигналами обеспечивает индикацию общего результата контроля; номеров несовпавших контактов, неисправности на входном контакте, номеров несовпавших тестовых наборов, эталонной информации, содержащейся в регистре 4 номеров выходных контактов блока 9. Для ввода информации в устройство может быть использована перфолента, информация на которой располагается зонами следующей последовательности: зона определения входов-выходов блока 9, зона с первым тестовым набором для внешних контактов диагностируемого блока, зона с информацией и состоянии внутренних контактов блока на...

Номер патента: 666544

Опубликовано: 05.06.1979

Авторы: Лиснянский, Омелюсик, Хейман

МПК: G06F 11/25

Метки: логических, узлов

...блоков 11 сопряжения, блок 12 памяти неисправностей, блок 1 Э анализа неисправностей и логической обработки, состоящий из блока 14 анализа неисправностей и принятия решения, регистра 15 подпрограмм, регистра 16, регистра 17 и регистра 18 возврата, группу 19 элементов И и блок 20 выявления неисправностей.Устройство работает следующим образом.Генератор 8 по команде с блока 1 через блоки 4, 5, 9 вырабатывает серию кодовых комбинаций, которые посылает через блоки 11 на объекты контроля. При этом обеспечивается проверка на рабочей частоте объекта контроля независимо от быстродействия блока 1 оперативной памяти, Кодовые комбинации реакций объектов транслируются через группы 19 элементов И под управлением второго выхода блока задания времени 5...

Номер патента: 674017

Опубликовано: 15.07.1979

Автор: Селезнев

МПК: G06F 7/38

Метки: арифметических, выполнения, логических, операций

...которого подается число с выхода преобразователя 5 кода. Из блока 6 управления возможна подачасйгнала р переноса в младший разряд сумматора 1.Выходной коммутатор 3 обеспечивает. формирование на выходе устройства резуль, тата К выполнения операций. На входы , этого коммутатора поступают сигналы,44 уА, А;и 8; ( выходной1сигнал разряда сумматора 1). На выходах тех разрядов коммутатора 3, для которых р: О ., формируются сигналы, соответствующие определенной логической функции от аргументов с, и а(. (вЧ частном случае это могут быть логиче 6ские константы "0" или "1). На тех выходах коммутатора 3, для которых )04=1, формируется результат выполнения заданной арифметической или логической операции над полями.На входы элементов И блока 10...

Номер патента: 687417

Опубликовано: 25.09.1979

Авторы: Григорьян, Караханьян, Мкртумян

МПК: G01R 31/02

Метки: имиттерно, логикой, логических, проверки, связанной, схемах, устройств

...судят о годности устройства,На чертеже изображена структурнаясхема устройства, поясняюшвя предлагве- Омый способ проверки.Устройство состоит из проверяющегоблока 1 и проверяемого блока 2.Блок 1 имеет выходы 3-10; блок 2 выводы 11-18, при этом выводы 1.1 и15 являются вь 1 ходами, в остальные - 5входами. При проверке все выходы проверяюшего блока 1 соединяют с выводами блока 2: выход 3 с выводом 11, 4-с12, 5-с 13, 6-с 14, 7-с 15, 8-с 16, 209-с 17 и 10-с 18, и по испытательнойпрограмме (вручную или автоматически)подают дискретичную двоичную информацию, причем на выходь 1 11. и 15 блока2 подают низкий логический уровень.э 8Низкий логический уровень обеспечивается через псевдоэлементы 19 и 20 (" монтажное И для высоких...

Номер патента: 687522

Опубликовано: 25.09.1979

Авторы: Игнатенко, Либерман, Парфенов, Платонов, Примаков, Чернихов

МПК: H02H 7/09

Метки: блока, защиты, изменения, логических, обрыва, питания, питающей, сети, тиристорных, фаз, чередования, элементов

...и третий резисторы - со своими катодами, пятый,шестой диоды, четвертый, пятый и шестой резисторы, введены седьмой, восьмой и девятый диоды, причем катод первого стабилитрона соединен с катодомпятого диода, анод которого соединенс анЬдом седьмого диода непосредственно, а через четвертый резистор -с третьей Фазой источника напряжения,по цепи: резистор 21 - диод 12 - резистор 22, На аноде диода 10 появляется напряжение, обусловленное падением напряжения на резисторе 22 и диоде 12. Так как сопротивление рения резистора 22, то зто напряжениена входе повторителя на тиристоре 4недостаточно для его включения,Припоявлении положительной полуволнынапряжения фазы 1 ток протекает поцепи: диод 13 " резистор 22 и подпирает диод 12. На аноде диода 10...

Номер патента: 688990

Опубликовано: 30.09.1979

Авторы: Землянский, Смелянский

МПК: H03K 17/28

Метки: исходное, логических, состояние, установки, элементов

...3, удерживает транзистор 4 в открытом состоянии. С выхода схемы снимается низкий уровень напряжения, осуществляющий установку в исходное состояние логических устройств.688990 орректор Е. Осино едактор Е. Караул ехред А. Галахо раж 1060679 Заказ 2363 одписное ипография, пр. Сапунова При дальнейшем увеличении напряжения на конденсаторе 5 однопереходной транзистор 2 пробивается, транзистор 3 открывается, протекающий через резистор 10 ток уменьшается, что приводит к закры ванию транзистора 4.Благодаря наличию глубоких положительных обратных связей, триггер 1 переходит в другое устойчивое состояние; при этом транзистор 3, находящийся в откры- О том состоянии, выключает времязадающую цепочку, состоящую из резистора 7 и конденсатора 5.На...

Номер патента: 705665

Опубликовано: 25.12.1979

Авторы: Даниэлян, Мацков, Мусаелян, Павлов

МПК: H03K 6/02

Метки: логических, уровней

...транзисторный ключ 5 заперт, и напряжение 10на выходе преобразователя равно напряжению питания Е,Если уровень входного сигнала выше напряжения Е , то в проводящемсостоянии находится проходной транзисторный ключ 4 генератора 2 тока;Вентильный элемент 1 находится в запертом состоянии. При этом ток токоэадающего элемента 3 протекает черезпроходной транзисторный ключ 4 на 20вход выходного транзисторного ключа5 Транзисторный ключ 5 насыщен, инапряжение на выходе преобразователяравно напряжению питания -Е.Во время действия Фронтов входного 25сигнала происходит переключение вентильного элемента 1 и проходноготранзисторного, ключа 4. В то же времяфронты входного импульса поступаютна вход выходного транзисторного клю- Зоча 5 через...

Номер патента: 708345

Опубликовано: 05.01.1980

Авторы: Окунев, Романюха, Чистяков

МПК: G06F 7/00

Метки: выполнения, логических, операций

...коды.Управляющий сигнал с третьего выхода кольцевого счетчике 17 открывает группу ключей 4, резупьтируюшие коды посту-пают нв соответствующие выходы устройства 2, 23, 24 и выход 25,Управляющий сигнап с пятого выходасчетчика 17 через диод 21 переводиттриггер 18 в нулевое состояние, ключ 19закрывается, счетчик 17 переходит в исходное состояние. На этом заканчиваетсяцикл работы устройства,В течение одного цикла работы устройство выпопняет нвд кодами (1) и (2) погические операции сложение по ио 3 2",эквивепентность И, ИЛИ, при этомрезупьтирующие коды снимаются с выходов 22, 23, 24,При разомкнутых переключателях 7 и8 одновременно с выходов 24 снимаетсярезультирующий код, соответствуюший операции "сложение по тод 2, с выходов23 снимается...

Номер патента: 710045

Опубликовано: 15.01.1980

Авторы: Киселюс, Мецаев, Стаскявичюс

МПК: G06F 11/00

Метки: логических, схем

...уровней сигналов подсоединен к входу уп" равляющей вычислительной машины, причем вход дешифратора подключен к выходу первого регистра, а выход - к одному иэ входов второго регистра и к третьему входу блока считывания.На чертеже изображена блок-схема системы, содержащая преобразователи 1 уровней сигналов, блок управления 2, регистр 3, дешифратор 4, блок считывания 5, регистр б , коммутатор 7, блок компараторов 8, блок анализа 9, вычислительную машину (ВМ) 10 и контролируемую логическую схему 11. Система работает следующим образом. По командезаписьсодержимое сумматора ВМ 10 с номером входного вывода и кодом логического значения, подаваемым на этот вход, записывается в регистр 3. После дешифратора 4 логическое значение...

Номер патента: 716040

Опубликовано: 15.02.1980

Авторы: Арон, Быданов, Гаймалов, Макатров, Сараев

МПК: G01R 31/28, G06F 11/00

Метки: логических, схем

...4)последовательности коротких (относительно периода повторения) единичных" импульсов свечения индикаторного элемента 1 становится прерывистым с частотойповторения например 1 Гц и длительностьювспышек 0,2 с.Действительно, частота повторенияимпульсов генератора 4 выбрана примерноравной 1 Гц с длительностью "единичного"импульса около 0,2 с и нулевой паузыоколо 0,8 с. В течение 0,2 с наличияимпульса на входе сброса по тактовомувходу Д-триггер 3 может быть установлен в состояние "1 ф и устанавливается первым (на отрезке 0,2 с) положительным фронтом импульса из последовательности, поступающей на щуп 13 с испытуемой схемы. Таким образом, в течение почти0,2 с (при частоте повторенияимпульсовс испытуемой схемы, превышающей несколько...

Номер патента: 717726

Опубликовано: 25.02.1980

Авторы: Громаковский, Тюпин

МПК: G05B 23/02

Метки: логических, проверки, схем

...блок формирователей 10 и второй блок сравнения 1 1, второй блок триггеров 12.Устройство работает следующим образом.В режиме настройки К устройству под 45ключаются один проверяемый объект 7.Одновременно с запуском ГПК 2 блокуправления 1 устанавливает в 1 все триггеры блока 6. Код ГПК 2 проходит блок3, формирователь 4 и поступает на одноименные выводы 7 и 8 и на входы блока 5. Схема блока 4 выбрана такой, чтобы при объединении ее выхода с выходом.1чякросхем проверяемого узла реалиэовы валась логическая функция И для их выходных сигналов. Результат сравнения наК входе триггера блока 6 стробируетсяузким импульсом, Если данный вывод 26 4проверяемого узла является выходным,то сигнал на выводе объекта 7 будет отличаться от сигнала на...

Номер патента: 717766

Опубликовано: 25.02.1980

Авторы: Елинсон, Перов

МПК: G06F 7/56

Метки: вычисления, логических, многих, оптоэлектронное, переменных, функций

...двоичйого дефлектора. . "., "-" " "гичиа реализации транспаранта 5, ЭтоНа чертеже представлена схема опто-также континуальнвя среда, обладающаяэлектронного устройств; выпойеййаяреверсивйой оптической памятью, В ней. согласно данномуизобретению. Ййфрвмитакже 1 строк, но число элементов внв чертеже обозначены источник 1 света, строке выбирается произвольно, исходяойтический двойчный дефлектор 2, ото- из желаемой степени связности описыввеприемная матрица 3, блок 4 выработки мйх устройств в большой системе (на-.управляющих команд, и-строчный нако- пример,9 ). Транспарант 7 также настпительный трвнспарайт 5 состояййй, "6 -"-раиввется с помощью сигналов нвстройстрочйая матрица 6 линейчвтых фотойрй-кй ввиде световых лучей второй групемников,...

Номер патента: 718923

Опубликовано: 29.02.1980

Автор: Шишкин

МПК: H03K 17/28

Метки: исходное, логических, состояние, установки, элементов

...логических З элементов в исходное состояние представлена на чертеже.Схема содержит ЯС-цепь, конденсатор 1 которой соединен с шиной питания, а резистор 2 - с общей шиной. К выходу ЛС-цепи подключен эмиттер транзистора 3 и база транзистора 4. База транзистора 3 и эмиттер транзистора 4 соединены с общей шиной, коллекторы транзисторов 3 и 4 - с выходной клеммой и через резистор 5 с шиной питания.Работает схема следующим образом.При подаче напряжения питания транзистор 4 поддерживается в открытом состоянии током заряда конденсатора 1, пока напряжение питания не достигнет установившегося значения. При этом напряжение на конденсаторе достигает величины У, =Ед Уд где Уд - порог открывания транзистора. После этого конденсатор медленно...

Номер патента: 723578

Опубликовано: 25.03.1980

Авторы: Бояркин, Подойникова

МПК: G01R 31/28, G06F 11/00

Метки: блоков, логических

...выходов двоичного счетчика соединена со второй групПой входов дешифратора . и-выходов дешифратора последова тельно опрашивают по вторым входам элементы 13 И и 14 И блоков анализа.На выходах элементов 14 И, подготовленных к срабатыванию, потенциалом 1, образуются сигналы, которые проходят через элемент ИЛИ б, отсчитываются блоком индикации 4.На блоке 4 индикации высвечивается цифра, равная количеству проверяемых приборов, Это говорит о том, что,все приборы исправны. Сигнал с (п+1) - говыхода дешифратора 3 через элемент 8 ИЛИ устанавливает двоичныйсчетчик 2 и триггеры 5 и 9 в исходное состояние.В случае неисправности одного изпроверяемых приборов, например п-го,на блок анализа 12-и будет подаватьсязапрещающий потенциал, 0 на первый вход...

Номер патента: 728134

Опубликовано: 15.04.1980

Авторы: Вольфсон, Серова

МПК: G01R 31/28, G06F 11/00

Метки: логических, схем

...на вход блока 3, который устанавливает триггер 9 в нулевое состояние, а триггер 7 - в единичное сос Отаяние, Тактовые импульсы определенной частоты через ключ 4 поступаютна блок 10, который управляетблоком 13 и распределением входной информации в регистр 14 и выходной - в регистр 15. После окончанияввода программы блок 10 выдаетсигнал окончания своей работы, покоторому блок 3 закрывает ключ 4через триггер 7 и выдает сигнал общего опроса на управляющий входдешифратора 18.В результате действия этогосигнала по входам, связанным с выходами дешифратора 18, блок 16открыт и н случае появления хотя быодной неиспранности на выходах блока16 появляется сигнал рассогласования. Этот сигнал поступает на входблока 3, который запускает черезтриггер 8...

Номер патента: 729513

Опубликовано: 25.04.1980

Автор: Спиндлер

МПК: G01R 31/3177

Метки: комбинационных, логических, схем, функционирование

...производится контроль Функционирования объекта 10 контроля, Для этого от генератора 1 двоичных последовательностей на входыобъекта 10 контроля через блок 3 ком.мутации поступает двоичная последовательность, Счетчик-сумматор 5 подсчи ютывает количество логических 1появившихся на выходах объекта 10контроля, которое затем сравниваетсяблоком 7 сравнения с эталонным значением, храняцимся в блоке 8 памяти.В случае положительного результата сравнения устройство переходит квыполнению второго цикла. При этом наобъединенные с помощью блока 3 коммутации входы объекта 10 контроля отгенератора 2 линейно-иэменяюцегосянапряжения подается линейно-изменяюцееся напряжение, например пилообразное, время нарастания которого Тотуровня логического 0 до...

Номер патента: 729534

Опубликовано: 25.04.1980

Авторы: Капитонов, Косенко, Пахомов, Постовой, Шпикалов

МПК: G01R 31/3177

Метки: логических, многоканальное, схем

...и контролируемой схемы 7, УВМ 2 управляет. работой блока 5 входных воздействий через магистраль 3, Исследуемые логические сигналы с выходов контролируемой схемы 7.подаются на первые входы компараторов 10, 11 "нуля" и "единицы соответствующих каналов. На вторые входы компараторов 10, 11 с блока б эталонных уровней пода ются эталонные уровни опорного напряженияо(Иэ и Из ), в пределах которых контролируется выходной логическйй сигнал.УВМ 2 управляет работой блока 6 эталонных уровней через магистраль 3, В зависимости от ожидаемого сигнала на выходе контролируемой схемы 7 УВМ 2 вырабатывает сиг.нал эталонной реакции (ЭР 1, который через магистраль 3 подается на входы элементов 9 и 14 соответствующих каналов. Контроль выходных сигналов...

Номер патента: 732878

Опубликовано: 05.05.1980

Авторы: Диденко, Карнаух, Конарев, Коновалов, Ручинский, Шандрин

МПК: G06F 7/544

Метки: логических, реализации, функций

...состоянии операционного блока 94 блок 10 фиксации результата устанавливается в единичное состояние, затем при наличии на выходе аходного блока 11 инвертирования единичного сигнала операционный блок 9 устанавливается в единичное состояние ф+ф: Б 10; = Б 10 М Б 9lБ 8; = Б 9 ЧИ (11),где .Б 9 и Б 10 - предыдущее состояниеблоков. При наличии на управляюшем входеоперационного блока 9 сигнала коньюнкции "." и нулевого сигнала на выходе блока 11 инвертирования операционный блок 9 устанавливается в нулевое состояние. Блок 10 не изменяет своего состояния(Б 9: = Б 9/ И (11)При наличии на управляющем входе блока 12 инвертирования сигнала указания "= с его информационных входов снимается информация с выходов блоков 9 операционного и 10...