Способ получения комбинационных логических схем с безопасным отказом

(191 (11) 3150 Н 0 К 1 /221 1 ОПИСАНИЕ ИЗОБРЕТЕНИ ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ К АВТОРСКОМУ СВИДЕТЕЛЬСТВ(71) Конструкторское. бюро Главногоуправления сигнализации и связи(56) 1. Дж. Лохман. Электронная лож"ка с безопасным отказом в системахжелезнодорожной сигнализации. Пере"вод 72/77, "Ргосседпдз оГ йа 11 нау".И. 1974, с. 133-146,2. Авторское свидетельство СССРпо заявке И 2903288/18-21,кл, Н 03 К 19/22 1980 (прототип),(54)(57) СПОСОБ ПОЛУЧЕНИЯ КОИБИНА"ЦИОННЙХ ЛОГИЧЕСКИХ СХЕМ С БЕЗОПАСНЦИОТКАЗОИ, заключающийся в формировании логической н 1" и логического "0"на входах комбинационной логическойсхемы в виде последовательностей сигналов, один из которых определяет значение аргумента, а остальные контролируют исправность логической схемы, а такж. в обнаружении отклонений выходных сигналов от нормы и преры" ванин работы, о т л и ч а ю щ и й с я тем, что, сцелью сокращения объема необходимого оборудования и повыше" ния надежности, требуемый набор комбинационных логических схем выполняют в одном канале, приводят к единому значению 1" или "0" выходные сигналы комбинационных логических схем в определяющем интервале, формируют от независимых источников последовательности сигналов, эквивалентные приведенным сигналам комбинационных Е логических схем, и контролируют наличие отклонений приведенных выходных последовательностей логических схем от сформированных последовательнос-тей,101Изобретение относится к электронике и может быть использовано на железнодорожном транспорте, где необнаруженный сбой в работе логических схем может привести к непоправимым последствиям.Известен способ получения логических схем с безопасным отказом, заключающийся в том, что каждую логическую функцию выполняют элементами одновременно двух каналов перестраиваемой логики, перестройку которой с положительной на отрицательную и обратно выполняют с помощью специальных опорных последовательностей сигналов. Сигналы на выходах соответствующих элементов каналов контролируют на соответствие и Фор" мируют опорные и логические последовательности, которые в случае обнару" жения несоответствия в работе логических схем каналов прерывают :13.Недостаток известного способа заключается в том, что если входные последовательности логического эле" мента, выполненного на основе мажоритарного элемента, совпадают с опорной последовательностью, то возможные обрывы внутри мажоритарного элемента не всегда обнаруживаются схемой контроля, что может привести к опасной ситуации.Известен способ получения комбина" ционных логических схем с безопасным отказом, заключающийся в Формировании логической,н" и логического "0" на входах комбинационной логической схемой в виде последовательностей сигналов, один иэ которых ойределяет значение аргумента, а остальные конт ролируют исправность логической схемы, .а также в обнаружении отклонений выходных сигналов, воздаваемых схемами различных каналов, от нормы и прерывами динамики работы, а результат выполнения логических операций определяют по значению выходного сиг" нала в определяющем временном интер" вале 1 21.Недостатками известного способа являются сравнительно большой объем оборудования, необходимый для реализации двух каналов обработки информации, и связанная с этим низкая надеж" ность реализуемых схем,Целью изобретения является сокра щение объема необходимого оборудова,ния и повышение надежности схем.15 20 3 гЦель достигается тем, что согласно способа, заключающемуся в формировании логической "1" и логического "0" на входах комбинационной логической схемы в виде последовательностей сигналов, один иэ которых определяет значение аргумента, а остальные контролируют исправность логической схемы, а также в обнаружении от" клонений выходных сигналов от нормыи прерывании работы, требуемый набор комбинационных логических схем выполняют в одном канале, приводят к единому значению "1" или "0" выходные сигналы комбинационных логических схем в определяющем интервале, формируют от независимых источников последовательности сигналов, эквивалентные приведенным сигналам комбинационных логических схем, и контролируют наличие отклонений приведенных выходных последовательностей комбинационныхлогических схем от сформированных последовательностей.На Фиг. 1 приведена реализациядвух комбинационных логическихсхем,одна иэ которых соютветствует функцииук х 19 хаЩх р, а другая - дунканаУ.х 1 ха хг, УМд)уха х., хд (х кх 1;на фиг. 2 прведены временнике дйаЗ 0 граМмы работы устройства.На фиг,. 1 приняты следующие обозначения: блоки 1 и 2 Формирования входных последовательностей, выходы 1 щ 1,1=2, 1=3, 1=4 и 1=5 блокаФормирова.35 ния входных последовательностей, выходы 2=1 - 2 5 блока 2 формированиявходных последовательностей, элементы 3 и 4 НЕ; 5 и 6 И; 7 ИЛИу 8 и 9 НЕ 110 и 11 И; 12 ИЛИ; элемент 13 И; эле 40 мент 14 ИСКЛЙЧДОЩЕЕ ИЛИ" ,элементы 15,16 и 17 НЕ; элементы 18, 19 и 20 И;элементы 21 и 22, 23 ИЛИ;.элемент .24И, элемент 25 сравнения, блок 26 контроля,45 Выходы 1=1, 1=2 блока формирования входных последовательностей соединены соответственно со входами элементов 3 и 4 НЕ, выходы которых со"единены соответственно с первыми вхо."50 дами элементов 5 и 6 И, вторые входыкоторых соединены соответственно свыходами 12 и 1= блока 1; выходыэлементов 5 и 6 И соединены со входами аемента 7 ИЛИ, выход которого соединен через элемент 8 НЕ с первымвходом элемента 10 И и соединен спервым входом элемента 11 И, второйвход которого соединен с выходомэлемента 9 НЕ, вход которого соединен3 1-01825 с выходом 1 д 3 блока 1 и со вторым входом элемента 10 И, выход которого соединен с первым входом элемента 12 ИЛИ, второй вход и выход которого соединены соответственно с выходом элемента 11 И и с первым входом элемента 13 И, второй вход и выход которого соединен соответственно с выходом А блока 1 и с первым входом элемента 14 ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход и выход которого соединены со"ответственно с выходом 1 з 5 блока 1 и с первым входом элемента 25 сравнения, второй вход которого соединен с выходом элемента 24 И, входы кото рого соединены соответственно с выхо" дом 2 з 5 блокаи с выходом элемента 23 ИЛИ, входы которого соединены соответственно элементов 19 и 20 И, входы последнего из которых соединены соответственно с выходом элемента 22 ИЛИ и с выходом элемента 17 НЕ, вход которого соединен с первым входом элемента 19 И и с выходом элемента 21 ИЛИ, входы которого.соединены соответственно с выходом 2 в 1 блока 2 и с. выходом элемента 18 И, входы которого соединены соответственно с выходами 2 ъ 3 2 фА блока 2, выходы 2 з 2 и 24 блока 2 соединены .соответственно через элементы 15 и 16 НЕ со входами элемента 22 ИЛИ, выход 2 з 2 блока 2 соединен со вторым входом элемента 19 И, выход элемента 25 сравнения соединен со входом блока 26 контроля, вы ход которого соединен с третьим входом элемента 25 сравнения и соединен со входами блоков 1 и 2.На выходах 1 а 1, в 5 блока 1 сигна" лы обозначены соответственно как 46 Х Х Х , Х 8 и ХНа выходах 2 а 2 а 5 блока 2 сигналы обозначены соот"ветственно как ХХХь Х 7 Элементы 3 и 4 - 10, 11 и 12 реализуют Функцию У . Элементы 15-23 реализу-аз ют функцию У 2.На фиг. 2 позициями 27, 28 и 29 показаны последовательности, формиру" емые блоком 1 на входах 1- 3:3. Позициями 30, 31, 32 и 33 показаны последовательности Формируемые блоком 22 на выходах 2 - 2:4. Позицией 34 показана последовательность, получаемая на выходе элемента 12 ИЛИ при нормальной работе ком- Р бинационной логической схемы ( КЛС реализующей функцию У . Позицией 35 показана последовательность полу 3 ачаемая на выходе элемента 23 ИЛИ при нормальной работе КЛС, реализующей функцию У . Позицией 36 и 37 показа" ны последовательности, формируемые на выходах4 2=5 блоков 1 и 2 соответственно и на выходе 1:5 блока 1.Позицией 38 показана последовательность получаемая на выходе эле- мента 24 Й, Позицией 39 показана последовательность получаемая на выхо- . де элемента 13 И.Последовательности сигналов, снимаемые с выходов .КЛС, реализующих Функции УУ являются независимыми по неисправностям, т.е, неисправ" ность любого элемента, формирующего одну последовательность, не может привести к появлению отклонений в значениях сигналов другой последовательности. Это свойство выходных последоватльностей КЛС, реализующих функции У и У получают благодаря тому, что входные последовательности для них формируют отдельными блоками 1 и 2 и исключают всевозможные связи между схемами.В соответствии с аргументами вы" полняемых функций У и У блоки 1 и 2 вырабатывают последовательности 27, 28, 29, 30, 31, 32 и 33. Значения сигналов в определяющих интервалах этих последовательностей соответствуют значению аргументов. Сигналы в остальных семи временных интервалах составляют диагностический тест схе-, мы ( фиг. 2 ).В результате на выходах КЛС, реали" зующих Функции.У и У в определяю" щем интервале получают значения сигналов, соответствуижие значениям выполняемых Функций. Особенностью выходных сигналов в контрольных временных интервалах является то, что при отсутст. вии сбоев в составе схемы их значения соответствуют значениям, изображенным на диаграммах 34 и 35. Любое же одиночное нарушение в составе схемы приводит к появлению отклонений значений выходных сигналов, хотя бы в одном из контрольных интервлов ло в одном из контрольных интервалов по отношению к сигналам нормально раба" тающей схемы. Для выполнения этого требования при Формировании последова-тельностей 27, 28, 29, 30, 31, 32 и 33 можно воспользоваться алгоритмом для отыскания минимального теста схе" мы. Из диаграмм 34 и 35 видно, что значения Функций У 1 и У не всегда совпадают как в определяющем, так и10182 Б в контрольных временных интервалах. С помощью элементов 13 и 2 ч И обеспечивают приведение сигналов в определяющих интервалах к нулевому значению. На выходах элементов 13 и 21 И получаются сигналы, представленные на диаграммах 36 и 39, отличающиеся друг от друга в контрольных временных интервалах. Элемент 11 преобразует сигналы последовательности 39 в 1 о сигналы, эквивалентные последовательности 38. Для этого на второй вход элемента 11 от блока 1 приходят сигналы, представленные на диаграмме 3.Идентичность значений сигналов на выходах элементов 11 и 2 ч контролируют с помощью элемента Я сравнения и элемента 26 контроля. При идентичности этих сигналов элемент 25 сравнения беспрепятственно пропуска 3 бет входные сигналы блока 26 на его вход. Под влиянием сигналов, получаемых на выходе блока 26, в блоках 1 и 2 вырабатываются последовательности 27, 28, 29, 30, 31, 32 ф 33 е 3 и 35. Работа устройства прекращается и может быть восстановлена только после устранения неисправности ипоследующего запуска в работу блока 26 контроля.При нормальной работе устройства результат выполнения логических операций определяют по значению выход" ных сигналов элементов ИЛИ 12 и 23 в определяющих интервалах.Применение предлагаемого способа получения схем с безопасным отказом позволяет сократить объем оборудования, необходимого для его реализации и повысить надежность работы,Состав овхан Техреду Тираж ВНИИПИ Государс по делам изо 113035 Москва,филиал ППП "Патент", льи ь коми от каяород Рецактоо Л. П Заказ 3561/5 Й ительИ.Гергел936твенногобретенийЩ-Я Рауг Ужг КорректорПодписноета СССРцтий .аб. 8 фйл. Проектна