Архив за 1982 год

Номер патента: 920692

Опубликовано: 15.04.1982

Авторы: Гринберг, Донда, Журавлев

МПК: G06F 3/04

Метки: ввода, вывода, информации

...нажимая клавиши цифр (первой набирается цифра старшего десятичного разряда), При этом шифратор 2 преобразует десятичный код цифры в двоичный код, поступающий на вход регистров 3 и 15 и на вход элемента ИЛИ 19, Сигнал с выхода элемента ИЛИ 19, поступающий на вход 26 блока унравления 24, запускает формирователь 41 одиночного импульса. Импульс положительной полярности, вырабатываемый формирователем 41, проходит элемент И,48 и элемент И 51: и попадает на пятый, тактовый вход регистра 3 и через элемент ИЛИ 64 на пятый, тактовый вход регистра 15, По фронту бО этого импульса осуществляется запись кода с выхода шифратора 2 в первый разряд обоих регистров. Код с выхода младшего разряда регистра 3 поступает на блок индикации 7 и в этом 65...

Номер патента: 920693

Опубликовано: 15.04.1982

Авторы: Кон, Матушкин, Южаков

МПК: G06F 3/04

Метки: вычислительной, источников, машиной, многоканальное, сообщений, сопряжения, цифровой

...5 и 52 управляются сигналами 56-59 с дешифратора операций 47. По группе входов от регистра условий 49 на дешифратор условий 50 поступает внешняя информация, а с регистра операции 46 - внутренняя информация. В ячейках ОЗУ 34 хранятся поступающие сообщения. Адрес задается состоянием выходов рас 920693группу входов мультиплексора 33 поступает адрес сообщений, время обслуживания которых истекло.В ПЗУ 44 хранятся коды микрокомацд, а формирование кода микрокоманды задается состоянием выходных информационных шин дешифратора условиИ 50, Формирование кода начальной микро- команды микропрограммы соответствующего режима работы устройства сопря О жения задается состоянием шин шифратора адреса программы 42. Изменение состояния распределителя 3...

Номер патента: 920694

Опубликовано: 15.04.1982

Автор: Заяц

МПК: G06F 3/04

Метки: датчика, опроса

...в "0" . Таккак состояние датчика 12 нулевое, тос его выхода снимается сигнал "0",который запрещает формирование импульсов генератору 1 импульсов. Сединичных разрядных выходов счетчика 3 снимаются сигналы 1 аналогицныесостоянию датчика, т.е, (00000000),В случае, если состояние датчика12 отлично от нулевого и определяется, например, кодом 00010001, топосле прихода сигнала "1" на управляющую шину с выхода датчика 12 снимается сигнал н 1". Этот сигнал поступает на вход генератора импуль 15 20 25 зо З 5 50 3 92На чертеже представлена структурная схема устройства для опроса 8разрядного датчика,Устройство содержит генератор импульсов 1, управляющую шину 2, счетчик 3, состоящий из триггеров 4-11,датчик 12, элемент НЕ 13, первый элемент И 14,...

Номер патента: 920695

Опубликовано: 15.04.1982

Авторы: Антонов, Артемьев, Домнин, Князев, Мамзелев, Швоев

МПК: G06F 13/00, G06F 15/16

Метки: вычислительной, многоканальное, многомашинной, обмена, системы

...информацией, Как только все машины5готовы к обмену информацией, передающая машина обращается к устрой"ству по адресу АЗ в цикле "Вывод",В информационной части цикла передаваемые данные через блок 24 посту Опают во внешний интерфейс по параллельным линиям 15. Параллельно данным во внешний интерфейс с выхода35 дешифратора управляющих сигналов 3 поступает стробирующий сиг - 5нал 14. В приемной машине данные слиний внешнего интерфейса 15 поступают на входы буферного регистра 4,и записываются в него по входномусигналу внешнего интерФейса 19. Од 20новремецно сигнал с выхода 35 сбрасывает триггер синхронизации 9 и устанавливает второй разряд регистрасостояний 8, активный уровень которого означает, что в буферный регистр 4 записаны данные,...

Номер патента: 920696

Опубликовано: 15.04.1982

Авторы: Великовский, Мамедли

МПК: G06F 3/04

Метки: вывода, дисплей, информации

...в блок памяти 7, а нечетный - в блок памяти 6. Для обес 4 З печения одновременности записи и чтения используются блоки управления 5и 17 Этот блок разрешает. конфликтв том случае, если в одном из,блоковпамяти необходимо одновременно и за-щ писать и считать слово КдЭИ, На фиг.1-3 оЬазначено: регистр1, первый и второй элементы И 2 и 3,первый блок памяти 4, первый блокуправления 5, второй блок памяти 6,третий и четвертый элементы И 7 и 8,синхронизатор 9, преобразователь блок Управления 5 с учетом тогочто для исключения мельканий на экране дисплея при обращении к блоку 55 памяти, приоритет необходимо отдавать считыванию, работает следующим образом,(блок управления 17 выполнен идентично 1,еформула изобретения1. Устройство для...

Номер патента: 920697

Опубликовано: 15.04.1982

Авторы: Полехин, Солодянкин

МПК: G06F 3/04

Метки: информационных, каналов, опроса

...8, Входы регистра 8 присоединены к выходам сумматора 7, в первая и вторая группы входов сумматора 7 соединены соответственно с выходами дешифратора 6 и операционного регистра 8, Кроме этого, устройство содержит первый коммутатор 11, второй коммутатор 12 дополнительный дешифратор 13, счетчик 14 контроля, схему 15 сравнения и триггер 16 ошибки. Первый вход 17 задания режима устройства соединен с управляющими входами коммутатора 11 и коммутатора 12. Выходы регистра 3 команд подключены в прямом и обратном поряд ке соответственно к первой и второй группам входов первого коммутатора, выходы которого подсоединены ко входам дешифратора 13 и первой группе входов схемы 15 сравнения. Выход дешифратора 13 соединен со входом установки счетчика...

Номер патента: 920698

Опубликовано: 15.04.1982

Авторы: Каплун, Манохина, Сергиенко

МПК: G06F 3/14

Метки: генератор, знаков

..., в счетчик 15 заносится код, численноравный количеству штрихов, составляющих контур знака, а схема 10 управления приемом информации начинаетвырабатывать сигналы, управляющиеприемом кодов штрихов в регистр 5кода штриха из блока 4 памяти, Призанесении кода в счетчик 15 на выходе дешифратора 1 ч вырабатываетсясигнал, разрешающий работу цифроаналоговых преобразователей 2 иоткрывающий преобразователи кодов11 и 12,На выходах преобразователя11 кодов появляются сигналы, которые через элементы ИЛИ 13 поступаютна цифро-аналоговые преобразователи2. Преобразователи кодов 11 и 12 преобразовывают трехразрядный код направления штриха (фиг,3) в четырехразрядный код, каждый бит которогозадает перемещение луча в одном изчетырех ортогональных...

Номер патента: 920699

Опубликовано: 15.04.1982

Авторы: Бойчев, Дударева, Корнейчук, Тарасенко, Торошанко

МПК: G06F 5/02

Метки: шифратор

...10 Щ (и) -й ступени равно двум. К одному из элементовИЛИ 5, 10 (и) подключены входныецепи первой 1, Ь (и;1) и второй 2,10 (и) групп с номерами 3 и 1.Выход этого элемента 5, Ь (и)является выходом Ьи и-го разряда55шифратора (вых.и 021 Я и соединенсо входом схемы сравнения. 6, Ьср пКо второму элементу ИЛИ 5, РОЯ (и)подключены входные цепи с номерами 2 и О. Выход этого элемента подключец ко второму входу схемы сравненияб, ЙДал,Иифратор работает следующим образом.Единичный сигнал со входа шифратора через элемент ИЛИ 5,с, поступает на одну из входных цепей первойгруппы 1, . в тех ступенях, которыена выходе шифратора вых. 3 должнывырабатывать код согласно номеру возбужденной входной шины шифратора, В тех ступенях, которые должны на выходе...

Номер патента: 920700

Опубликовано: 15.04.1982

Авторы: Козюминский, Мищенко, Семашко

МПК: G06F 7/00

Метки: логический, многофункциональный, модуль

...4 - к входам 11 и 12, Входы элементов НЕ 7 и 8 подключены ко входам модуля 11 и 12, Входы элемента И 5 соединены с выходом элемента НЕ 9 и выходом триггера 10, информационный вход которого соединен с выходом 18 устройства, а его управляющий вход объединен со входом элемента НЕ 9 и подключен к стробирующему входу 17 модуля,Нногофункциональный логический модуль работает следующим образом.На информационные входы 11 и 12устройства подаются информационныедвоичные сигналы х и х 2, а на входы 13-16 - управляющие сигналы ИИ , Соединение элементов И 1-4, ИЛИ6 и НЕ 7 и 8 такое, что на выходе .18модуля с помощью указанных элементов 16 реализуется логическая зависимость Ц-С(К,Х,О ХХ,и, Х,Х,.Ц,Х,оц Таким образом, в зависимости от 15 значений...

Номер патента: 920701

Опубликовано: 15.04.1982

Авторы: Дуда, Костко

МПК: G06F 7/04

Метки: сравнения, чисел

...и О естьЕттицнт)ЕЬ)Е ПОтЕНцИаЛЫ, Прн ЭТОМ Информация в кольцевых регистрах 2 и3 не сдвигается, Импу.)ьсь), поступаюЕие нд ННФормдцио 51)гую шину устрой -гтва 26, через элемент И 5 проходятнд счетцыц вход реверсивного счетчг)ка 1, работт)его н зависимостиОт хардктевд протекания процесса цасложение или вычитание, Б каждый момент времени в реверсивном счетчикеесть чист)о, характеризуюц)ее процесс. Пусть, например, реверсивцый счетчик 1 свободен, нд первых выходах трехстдбильньх триггеров 6 и 7 единичные сигналы, и мгновенное знаЧЕНИЕ ВЕЛИЧИ)ГЫ ЦЕПРЕРЫ)ЗЦОГО ттРОЦЕСса возрастает.При этот реверсинттый работает на сложение, .д устпайствд 28 - сиге)лл. ЧТО МГЦОт)ЕЦНОЕ 3 ЦаЧЕН 1)Е ВСЛИЧИНЫ НРцрерывцого процесса мецьше нижнегопредела измеряемых...

Номер патента: 920702

Опубликовано: 15.04.1982

Авторы: Горбенко, Лобанов, Тимофеев

МПК: G06F 7/04

Метки: мn-разрядных, сравнения, чисел

...ко вторым входам управления блоков опроса . -й группы, третьи входы управления всех блоков опроса соединены с шиной управления устройством, управляющий выход каждого 1-го блока опроса-й группы подключен к-му входу-ой группы информацион.х входов блока индикации, Перед началом регистры 5 всехблоков 1 последовательного опросаустанавливаются в нулевое состояние,а в блоке 4 индикации задается некоторый порог П; для определения группы чисел относительно максимальногочисла, Через входные шины устройствана информационные входы блоков 1опроса старших й -ых разрядов поступают двоичные числа, подлежащиесравнению, а через шину управленияустройства управляющий сигнал попадает на управляющие входы всех блоков 1 опроса. Каждое число Х поддействием...

Номер патента: 920703

Опубликовано: 15.04.1982

Автор: Кулаков

МПК: G06F 7/28

Метки: информации, поиска

...инвертор дает сигнал на первый вход сдвигового регистра 1. На первом выходе сдвигового регистра 1 образуется потенциал после окончания сигнала на его втором входе, С приходом следующей строки (первой цифровой строки) по переднему фронту сигнала по первому входу устройства срабатывает третий элемент И-НЕ 2 и информация, набранная на переключа теле, сотен блока задания уставок 13 в десятичном коде и преобразованная шифратором блока 13 в двоичный код, поступает на первые входы триггерных блоков 8,9, 10 и 11, устанавливая в единичное состояние те из них, на входах которых образуется нулевой потенциал, В то же время на третьи и пятые входы первого, второго, третьего и четвертого триггерных блоков приходят сигналы со второго, третьего,...

Номер патента: 920704

Опубликовано: 15.04.1982

Авторы: Базанов, Березенко, Дшхунян, Казанцев, Калинин, Корнев, Корягин, Отрохов, Суворов, Яковлев

МПК: G06F 7/38

Метки: данных, сдвига

...коммутаторов 21-35 соединены с выходами 64 и 65 блока 35, информационныевходы 66, 67 и 68 которого соединены с входами разрядов трех- разрядного кода сдвига устройства, а управляющий вход 69 - со входом управления сдвига устройства. Вторые информационные входы коюлутаторов 1, 10, 11, 20, 21, 22 и 23 соединены5 920 с выходом элемента И .70, один вход которого соединен со входом 71 вида сдвига, а другой вход - со входом 72 знакового разряда кода данных.Выход элемента И 70 соединен также 5 с выходом 73 знакового разряда устройства. Устройство производит сдвиги арифметические, логические влево и вправо за один цикл на произвольное число разрядов, которое определяет- О ся двоичным кодом величины сдвига на входах 66.-68, сигналом...

Номер патента: 920705

Опубликовано: 15.04.1982

Авторы: Иваськив, Харам

МПК: G06F 7/49

Метки: умножения

...с управляющим входом регистра информационной разгрузки и управлянюнм выходом блока, второй выход схемы сравнения соединен с четвертым входом учла местного управления, выход второго коммутатора соединен со вторым информационным входом регистра информационной разгрузки, информационный вход узла. выдачи соединен со входом постоянного значения г, управляющий вход узла выдачи соединен с третьим выходом узла местного управления, второй информационный вход схемы срав" нения соединен со входом постоянного значения "0".Узел анализа содержит четыре схемы сравнения, 1 ри элемента И, три элемента ИЛИ, причем первый и второй входы первой схемы сравнения соединены соответственно с третьим входом узла и входом постоянного значения "0", первый и второй...

Номер патента: 920706

Опубликовано: 15.04.1982

Авторы: Браткевич, Збродов

МПК: G06F 7/49

Метки: накапливающий, сумматор

...элемент 4 сложения по модулю два, элемент И 6, элемент ИЛИ 2, элемент 7 задержки, выход которого является выходом переноса в (+1)-й разряд и один из элементов И 15, выбор которого зависит от конкретных заданных параметров г и р причем при г=2 р=1 включается в схему элемент И 15, на который подан сигнал у , при г=3, р= - элементт ФИ 5, на который подан сигнал уи и т.д. Весовые коэффициенты избыточной (г, р) системы счисления связаны между собой следующим рекурентным соотношением1, =Ь+. 2 +ф -2+ 1-2-Р=р+г+1, р+г+2; г=1,2,3,р=0,1,2,Ь .2=22 ь-Фч 1УЗ:р+3, р+4,р+гЗдесь г - максимальное количество едн. ниц, находящихся в соседних двоичных разрядах числа и образукщих разрешенную группу единиц, а параметр р указывает на минимальное количество...

Номер патента: 920707

Опубликовано: 15.04.1982

Авторы: Блажчук, Вешняков, Луценко, Соломонов

МПК: G06F 7/50

Метки: разрядных, суммирования, чисел

...переносов (1=2 -1) первого суммирующегоблока и выход (-1)-го многовходового одноразрядного сумматора с сохранением переносов второго суммирующего блока являются двухрядным выходом 1-го разряда результата устройства, выходы переноса -многовходового одноразрядного сумматора с сохранением переносов и-го суммирующего блока являются многорядным выходом п+(.)-го разряда результата устройства.На фиг,1 показана блочная схема устройства для суммирования двадцатисеми п -разрядных двоичных чисел; на фиг.2 - структурная схема одного суммирующего блока,Устройство содержит суммирующие блоки 1, каждый из которых содержит одноразрядные сумматоры 2-5, образующие первый, второй, третий и четвертый многовходовые одноразрядные сумматоры с сохранением...

Номер патента: 920708

Опубликовано: 15.04.1982

Авторы: Козюминский, Мищенко, Семашко

МПК: G06F 7/50

Метки: накапливающий, сумматор

...5, второй вход которогосоединен с выходом триггера 6, а выход элемента И 5 соединен со входомэлемента ИЛИ 4, выход которого является выходом переноса сумматора, авторой вход этого элемента соединенс выходом мультиплексора 2.Перед началом выполнения любойматематической операции из наборареализуемых :од одного из двух операндов А и В, участвующих в операции, например код А, заносится втриггер 6, для чего этот код подается на информационный вход 9, а мультиплексор 1 настраивается с помощьюсигналов управления И-И, подава -емых на группу управляющих входов7, на реализацию логической функции возбуждения триггера А 1 Ац,где а - сигнал снимаемый с выходатриггера 6. Под действием импульсного сигнала С, подаваемого на вход11 разрешения выполнения...

Номер патента: 920709

Опубликовано: 15.04.1982

Авторы: Атоян, Кулиш, Лановский

МПК: G06F 7/50

Метки: сложения

...коды знаков этих чисел в триггеры 3 и 5 знака слагаемых. В случае равенства знаков (оба положительны или отрицательны) чисел на выходе сумматора 9 по модулю два возникает разрешающий потенциал, который через элемент НЕ 18, в качестве запрещающего потенциала, поступает на третий вход элемента И 11 и, таким образом,. импульсы счетной частоты на входы счетчиков первого и второго слагаемых 2 ине поступают и на выходе сумматора 6 сразу же возникает результат суммы двух слагаемых. Так как в случае равенства знаков чисел процесс суммирования осуществляется за один такт, то разрешающий ротенциал с выхода сумматора 9 по модулю два через элемент ИЛИ 1 б поступает на выход 20 индикации окончания вычислений устройства. Знак суммы чисел...

Номер патента: 920710

Опубликовано: 15.04.1982

Авторы: Лукашевич, Остафин, Романкевич

МПК: G06F 7/50

Метки: действия, последовательного, сумматор

...которого соединен с выходомР-триггера, а выход - с выходом сум.Формула изобретения оставител ехред А,А епанов едактор Л.Авраменко ректор С.Шекма аказ 2343/55 ВНИИПИ Госу по де 113035, Мос32 Покомитета СССРний и открытийаушская наб д Тираж рственног м изобрет а, Ж,сн М 5 лиал ППП "Патент", г, Ужгород, ул, Проектна 3 92 О 71На чертеже приведена Функциональная схема сумматора последовательного действия. Сумматор содержит полусумматор 1 0 -триггер 2, элементИЛИ-Нб 3 и сумматор 4 по модулю два.Один из входов элемента 3 соединенс шиной 5 тактовых сигналов.Работает устройство следующимобразом,Триггер 2 перед началом работы 10устанавливается в состояние "0",В каждом такте суммирования на информационные входы сумматора посту.пают одноименные...

Номер патента: 920711

Опубликовано: 15.04.1982

Автор: Стасюк

МПК: G06F 7/52

Метки: n-разрядных, двух, умножения, чисел

...чисел от известного, так как в предлагаемом устройстве за счет новой структурной организации существенно увеличивается:быстродействие,. которое характеризуется в данном случае временем переходного процесса в схеме, то 1 есть результат вычисления практически получается эа время, равное вре 40 45 50 55 и множимо которая является подматрицей разрядной матрицы В, Далее 1 если разрядную матрицу а" умножать на разрядныйчвектор х , получим некоторый разрядный вектор 5,Бк=3Реализовав разность между разрядны 4 У 35 ми векторами В иполучим векчтор х .т Это выражение и положено в основу контрольного соотношения для проверки умножения и фиксации конца переходного процесса в схеме.СодержательньпЪ смысл контрольного соотношения (6 состоит в том, что...

Номер патента: 920712

Опубликовано: 15.04.1982

Авторы: Белецкий, Кулик, Мазурчук, Рыбченко, Стасюк

МПК: G06F 7/52

Метки: множительно-делительное

...4 и 5 четвертой и пятой грул и ко входам соответствующихразрядов первой входной шины 6 устройства, четвертый вход первого Функционального переключателя 5 пятойгруппы подключен ко входу второго разряда второй входной шиныустройства, шестой вход последнего Функционального переключателя 2 первой группы соединен со входом старшего раэряда первой входной шины б устройства, с четвертыми входами Функциональных переключателей 5 пятой группы, начиная со второго, и с пятымвходом первого Функционального пере920712 видаК 1С 41 1 - значение еноса из ста -о раэря еделяем а вектора 1го по выражению че Г 1Р( Ф 4) - рЬ 3- модули век ветственноото ОЬ 6Еидно, что пр дставляющие собоиго е векторы,ений У=О, 68твенно Х=форме яд и- разряднаяматрица,...

Номер патента: 920713

Опубликовано: 15.04.1982

Авторы: Корнейчук, Тарасенко, Торошанко, Фам

МПК: G06F 7/52

Метки: умножения, чисел

...хранения находятся пер вые разряды записанных в них чисел,на первой тактовой шине б появляется единичный сигнал Т 1, соответствующий началу цикла. Когда на выходахпервого разряда регистров 1 и 2 находятся последние разряды чисел, навторой тактовой шине 12 появляетсЯединичный сигнал Т (и), соответствующий концу цикла. Умножение мантисс двух чисел осуществляется за(и) циклов. Результат умноженияпредставляется 2 (и)-разрядной мантиссой произведения,В исходчом состоянии в регистрах1 и 2 записаны прямые коды мантиссмножителя и множимого младшими разр: - .дами вперед, в регистре 3 - нулевойкод.Рассмотрим работу устройства в(-м цикле. В начале (-го цикла состояние узлов следующее. В регистре1 записан сдвигнутый на (1-1) - разряд впоаво код...

Номер патента: 920714

Опубликовано: 15.04.1982

Авторы: Каххаров, Муминов, Мусаев

МПК: G06F 7/544

Метки: второй, вычисления, полиномов, степени

...ни де двоичного числа. Единицы в дноичном коде Б обозначают соответствующие разрядные выходы счетчика 2, с которыми соединены нходы схем. сложения по модулю два, Например, для 65 Б == 1, 1 = 2 и согласно приведенной формулы.%Двоичный код Б = 0110, таким образомсхема сложения по модулю два с индексом Б (первая группа третья попорядку) соединена входами с прямыми выходами второго и третьего разрядов счетчика 2.Общее выражение реализуемого по"линома второй степени имеет вид у= ах + Ьх + с, где а,Ь,с - коэффициенты полинома,Устройство работает следующим образом,Перед началом работы на вход 17подается код величины , на ,входаЬ18 - код величины в , , на вход 19 сапервого по и-ые разряды - код величины постоянного смещения с 1 равногос(: - Ф -...

Номер патента: 920715

Опубликовано: 15.04.1982

Авторы: Петров, Тощева

МПК: G06F 7/552

Метки: возведения, квадрат, коде, представленных, унитарном, чисел

...находящийся в регистрахи на выходах устройства возникаютпоследовательно квадраты входныхчисел.Так как веса 3-го и 4-го разрядовустройства меньше увеличенного наединицу максимального числа Х=11,возводимого в квадрат (2, 2, ( 12),то но втором и третьем разрядах устройства использованы кольцевые сдви гающие регистры с количеством разрядов,равным весу соответствующего разряда устройства. В остальных разрядах устройства использованы регнстры сдвига 7-9. Так как максимальноечисло, возводимое в квадрат Х=11,токоличество разрядов в регистрах 7-9равно (Х + 1) = 12. Выходы триггеровв последних разрядах кольцевых регистров сдвига и регистров сдвигаявляются выходами соотнетстнующихразрядов устройстна. Шина начальнойустановки соединена с...

Номер патента: 920716

Опубликовано: 15.04.1982

Автор: Рейхенберг

МПК: G06F 7/552

Метки: вычисления, функций, элементарных

...входы регистров Я"11, 5 блоков сдвига 12-13 и блок памяти 14 выдаются тактовые импульсы для продвижения их содержаний на сумматоры" вычитатели 1-7. Режим их работы определяется значением оператора ц . 10 При а = + 1 в сумматоре-вычитателе 1 выполняется вычитание, а в сумматорах-вычитателях 2-7 выполняется сложение, причем а о = + 1. При ц.= -1 режим работы сумматоров-вычитателей (5 1, 2, 3 и 6 меняется на обратный.В конце каждой итерации производится определение очередной цифры оператора , , а также проверка условияО, В последнем случае на блок 2(, управления выдается сигнал останова и устройство прекращает работу, При этом в регистре 10 (на выходе 26) находятся значение х , а в регистре.11 (на выходе 27) находится значение х . В...

Номер патента: 920717

Опубликовано: 15.04.1982

Авторы: Белецкий, Кулик, Лисник, Мазурчук, Рыбченко, Стасюк

МПК: G06F 7/556

Метки: вычисления, показательно-степенной, функции

...покаэательно-степенной функции вида у = аф при а ) 0, -1 с х с 1, представленной в разрядной форме. 23"(1 1) 1 б, Ь б-С тФМ2 а 2 2 2 2 21 у1 0Де Х: Х Г,Х,а:С 1.,а СС 1 разрядные векторы, представляющиесобой разрядное изображение чиселх, а и у соответственно.В соответствии с выражением (1)чвектор у может быть представлен ввиде следующей зависимости 17 бч1,2,п искомого вектора г определяем по выражению- значение переноса иэстаршего разряда векто" ра Р 1 , определяемого на основании выраженияОч у))10) 1 где В" - величина, принимающая зна- чения а нектоЮ ч 111. иэвлекателя х = % осуществляетсяследующим образом. Старший разряд гискомого вектора г определяется наосновании зависимости=а ча .(4)Далее каждый последующий разряд 2 где 7:ХЛ 2,...

Номер патента: 920718

Опубликовано: 15.04.1982

Авторы: Богуславский, Бродко, Карачун, Романкевич, Славинский, Чернецкая

МПК: G06F 7/58

Метки: генератор, кодов, псевдослучайных«

...соответственно, информационные входы блока памяти являются входами генератора,На чертеже изображена структурная схема генератора.Генератор содержит блок 1 формирования равномерно распределенныхпсевдослучайных кодов и счетчик 2,выходы которых соединены с входамикоммутатора 3, выходы коммутатора 3подключены к адресным входам Ь блокапамяти 5. Выходы 6 блока памяти 5подключены к входам дешифратора 7,выходы которого соединены со счетными входами 8 триггеров 9. Выходытриггеров 9 подключены к выходнымканалам генератора. Информационные входы блока памяти 5 являютсявходами генератора.Генератор функционирует следующим образом.На информационных входах блокапамяти 5 выставляются коды номероввыходных каналов генератора, Каждыйиз кодов номеров...

Номер патента: 920719

Опубликовано: 15.04.1982

Авторы: Дудьев, Карачун, Остафин, Романкевич, Руккас, Сидоренко

МПК: G06F 7/58

Метки: генератор, двоичных, импульсов, последовательностей, случайных

...2 +1;2 +О 2 ф +О 2 +1(.24+12 +В т Е Ь.,+1 2 +1 "2 +О 2 = И 2+1) 2+О) 2+0)х 2+1) 2+0). 2+1) 2+1) 2+0) 2Источник 8 генерирует последовательность двоичных сигналов с вероятностью появления единицы на вы 1ходе - . При нормально замкнутыхконтактах переключателя 7 на входепервого преобразователя 1 вероят 1ность появления единицы - , а на1 2выходе 2 Утак как каждый преоб 2+разователь 1 осуществляет преобразование вероятности входных сигна 1лов равной 1/щ в вероятность -ю+Действительно предположим, что навход 6 преобразователя 1 и соответственно на один вход элемента И 2поступает сигнал, принимающий значение "1", с вероятностью Р= -П 1а вероятность появления единичногосигнала на выходе элемента И 2 обозначим у. Тогда вероятность...

Номер патента: 920720

Опубликовано: 15.04.1982

Автор: Фесенко

МПК: G06F 7/60

Метки: временных, вычисления, интервалов, отношения

...со входом установки нуля второго счет чика импульсов, входы одновибратора и элемента НЕ соединены с первой входной шиной устройства, а выход элемента НЕс первым входом второго элемента И.второй вход которого соединен совторой входной шиной устройства, содержит второй генератор импульсов,выход которого подключен к третьемувходу второго элемента И, выход одновибратора подключен ко входу ст аршего разряда счетчика результата,счетный вход которого соединен с выходом схемы сравнения кодов. На чертеже приведена схема устройства.Устройство для вычисления отношения временных интервалов содержит элемент И 1, первый генератор 2импульсов, счетчик 3 импульсов, элемент НЕ 1, элемент И 5, счетчик 6импульсов, схемусравнения кодов.второй генератор 8...

Номер патента: 920721

Опубликовано: 15.04.1982

Авторы: Гузик, Криворучко

МПК: G06F 7/64

Метки: интегратор, цифровой

...И 27,элемент НЕ 28, причем нулевой выход триггера 23 соединен со входомпервого элемента И 24, выход которого соединен с входом элемента ИЛИ 25и .через линию задержки 26 - с единичным входом триггера 23, единичнь 1 йвыход которого соединен со входомвторого элемента И 27 второй входкоторого соединен с выходом элемента НЕ 28, а выход - со вторым входом элемента ИЛИ 25, выход которого соединен с выходом преобразователя кода, первый вход преобразователя кода соединен со вторым входомпервого элемента И 24 и входом эле"мента НЕ 28, а второй вход преобразователя кода соединен с нулевымвходом триггера 23,Работает цифровой интеграторследующим образом.На входы 18 и 19 интегратора вкаждом шаге интегрирования подают"ся одноразрядные приращения...