Устройство для вычисления элементарных функций

(22) Заявлено 040480 (21) 2904385/18-24с присоединением заявкК Йо(23) ПриоритетОпубликовано 1504 Я 2, Бюллетень Йо 14 Государственный комитет СССР по делам изобретений и открытий(088.8) Дата опубликования описания 150482(54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЭЛЕМЕНТАРНЫХФУНКЦИЯ Изобретение относится к цифровойвычислительной технике и может бытьиспользовано для аппаратного вычисления элементарных функций,По основному авт. св. Р 553612устройство для вычисления элементарных функций содержит четыре одноразрядных сумматора-вычитателя, четыресдвигающих регистра (четвертый регистр является блоком сдвига), блокпамяти, блок анализа знака и .блок уп"равления. Первые выходы первого,второго и третьего регистров соединены соответственно с первыми входамипервого, второго и четвертого сумматоров-вычитателей, выходы которыхсоединены соответственно с первымивходами этих регистров. Второй выход первого регистра соединен с первым входом блока анализа, на второйвход которого подсоединен второйвыход третьего регистра. Второй выход второго регистра соЕдинен с входом четвертого сдвигающего регистра.Первый выход блока памяти соединенс вторыми входами первого и второгосумматоров-вычитателей. На второйвход третьего сумматора-вычитателяподсоединен первый выход четвертого сдвигающего регистра. На управляющие входы первого, второго и третьего сумматоров-вычитателей подсое",динен первый ййход блока анализа, 5второй выход которого соединен с управляющим входом четвертого сумматора-вычитателя. Выход третьего сумматора-вычитателя соединен со вторымвходом четвертого сумматора-вычитателя. Выходы блока управления соединены соответственно с управляющими входами (входами сдвига) всех регистров и входом блока памяти. 15Такое выполнение известного устройства позволяет производить вычисления квадратного корня или квадрата аргумента в одной структуре беэперестройки с относительно высоким,быстродейСтвием по сравнению с другими тождественными устройствами прианалогичных аппаратурных затрат.Время вычисления одной из указанныхфункций равно в тактахТ и (л+е+ 2),где и - число двоичных разрядов аргумента, в йоел(, - число защитныхдополнительных разрядов для компенсации погрешности усечения чиселпри сдвиге. Цикл вычисления состоитиз и итераций (13 .Недостатком этого устройства является ограниченный класс вычисляемых функций, а также постоянное число итераций для всех значений аргуМента, что пснижает быстродействиеустройства, 5Цель изобретения - расширениекласса решаемых задач за счет дополнительного вычисления куба аргумента, кубического корня из аргументаи его квадрата и повышение быстродействия,Поставленная цель достигается тем,что н известное устройство дополнительно введены три сумматора-вычитателя, четвертый регистр и второй блок 5сдвига, выход кбторого соединен спервым входом пятого сумматора-нычитателя, второй вход которого соединен с третьим выходом блока памяти, второй выход первого блока сдвига соединен с первым входом шестогосумматора-вычитателя, второй входкоторого подключен к выходу пятогосумматора-вычитателя, первый выходчетвертого регистра соединен с первым входом седьмого сумматора-вычитателя, второй вход которого соединен с выходом шестого сумматора-вычитателя, выход седьмого сумматоравычитателя соединен с входом четвертого регистра, второй выход которого соединен с третьим информационным входом блока анализа, первый выход которого соединен с управляющимвходом шестого сумматора-нычитателя,управляющий вход седьмого сумматоравычитателя соединен с третьим выходом блока анализа, четвертый выход которого соединен с входом блока синхронизации, первый и второйвыходы которого соединены с управляющими входами четвертого регистра и второго блока сдвига, вход которого соединен с третьим выходомтретьего регистра, блок анализа содержит три схемы сравнения, четыре 45элемента ИЛИ и три триггера, управляющие входы блока анализа соединены с первыми входами соответствующих схем сразнения, вторые входыкоторых подключены к соответствующиминформационным входам блока анализа,первые выходы схем сравнения соединены с входами первого элемента ИЛИ,ьорые выходы схем сравнения соеди.нены с входами второго элемента ИЛИ,третьи выходы схем сравнения соединены с входами третьего элемента ИЛИ,выходы первого и второго элементовИЛИ соединены с входами установкипервого триггера, первый и третийуправляющие входы блока анализа соединены со входами четвертого элемента ИЛИ, выход которого соединен спервым входом второго триггеравторой вход которого соединен со вторым управляющим входом блока ана лиза, первый и третий упранляющиевходы которого соединены с первыми вторым входами третьего триггера,выходы первого, второго, третьеготриггеров и третьего элемента ИЛИявляются соответственно первым,вторым, третьим и четвертым выходамиблока анализа.На фиг. 1 предстанлена блок-схема устройства; на фиг. 2 - блок-схема блока анализа.Устройство содержит сумматорывычитатели 1-7, регистры 8-11,блокисдвига 12-13, блок 14 памяти, блок15 анализа, блок 16 управления, входы 17-24 устройства и выходы 25-27устройства. Блок анализа содержитсхемы 28-30 сравнения, элемента 3134 ИЛИ, триггеры 35-37, входы 38-40,выходы 41-44.Вычисление квадрата и куба аргумента х осуществляется следующим образом.Процесс вычисления оснонан на одновременном решении в итерационномпроцессе системы разностных рекур-рентных соотношений7.=, 7 =7-9, 1 2-0О1 при 7 30+лПервоначально все регистры устанавливаются в нулевое состояние. Повходу 22 подается сигнал, определяющий вычисление функций х и х , который обеспечивает определение оператора ц., от значения в регистре 8.На регистр 8 подается значение кодааргумента х, С входа 21 подаетсястартовый импульс и устройство начинает работать.Цикл вычисления состоит из итераций, каждая из которых выполняетсяпоследовательно. Причем нсе рекурртные соотношения алгоритма вычисляются параллельно. 1 Зыражение ; вычисляется н сумматоре-вычитателе 1,Логическое значение для оператораопределяется в блоке анализа 15, гдепо сигналу с входа 22 формируютсяи выдаются на сумматоры-вычитатели 4и 7 сигналы, определяющие режимсложения. Значение х вычисляетсяв сумматоре-нычитателе 2. Значеиеу вычисляется в сумматорах-вычита 3телях 3-4. Значения х2 их 3 2 4 формируются н блоке сдвигаЗначение У 3 О формируется нблоке сдвига 13. .3 начеие Овычисляется в сумматорах-вычитателях 5-7.В любой )-ой итераЦии выдается из блока управлейия 16 на входы блоков сдвига. 12-13 импульс сдвига, который сдвигает предыдущее содержание на соответствующее число разрядов. Затем на входы регистров Я"11, 5 блоков сдвига 12-13 и блок памяти 14 выдаются тактовые импульсы для продвижения их содержаний на сумматоры" вычитатели 1-7. Режим их работы определяется значением оператора ц . 10 При а = + 1 в сумматоре-вычитателе 1 выполняется вычитание, а в сумматорах-вычитателях 2-7 выполняется сложение, причем а о = + 1. При ц.= -1 режим работы сумматоров-вычитателей (5 1, 2, 3 и 6 меняется на обратный.В конце каждой итерации производится определение очередной цифры оператора , , а также проверка условияО, В последнем случае на блок 2(, управления выдается сигнал останова и устройство прекращает работу, При этом в регистре 10 (на выходе 26) находятся значение х , а в регистре.11 (на выходе 27) находится значение х . В случае, когда сигнал оста 3нова с блока анализа 15 не поступает, этот сигнал вырабатывается в блоке управления 16 при выполнении и итераций. Для большинства значений аргумента х требуемое количество итераций меньше значения и.Вычисление квадратного корня из аргумента осуществляется следующим образом и основано на одновременном решении в итерационном процессе сис- З 5 темы разностных рекурректных соотношений1 = ,= -, " М10-)Ф 1 ПРИ704 =ВАР .:) "О, 1,1 11Первоначально все регистры устанавливаются в нулевое состояние.По входу 23 подается сигнал, определяю щий вычисление функции х, который обеспечивает определение оператора ц от значения в регистре 10, На регистр 10 подается значение кода3аргумента х. С входа 21 подается 55 стартовый Импульс и процесс вычисления начинается, Цикл вычисления протекает совершенно аналогично описанному, эа исключением того, что по сигналу с входа 23 на сумматор вычитатель 4 выдается сигнал, определяющий вычитание, а сумматоры-вычитатели 1 и 5-7 в процессе вычисления не принимают участия. После выполнения и итераций или равенстве У = О блок управления 16 перестает выдавать тактовые импульсы и процесс вычисления закончен. В регистре 9 (на выходе 25) находится значение функции Ух.Вычисление кубического корня иэ аргумента и его квадрата осуществляеся.следующим образом и основано на одновременном решении в итерационном процессе системы раэностных рекуррентных соотношенийХо.о, Х -Х 40,. 1 Х ., Я"1 Мй О)(0 а 0,1 лд Первоначально все регистры устанавливаются в нулевое состояние. Повходу 24 подается сигнал, определяющий вычисление функцийх их, который обеспечивает определение оператора 9 от значения в регистре 11на регйстр 11 подается значение кода аргумента х. С выхода 21 подаетсястартовый импульс и процесс вычисления начинается. Цикл вычисленияпротекает совершенно аналогично вычислению х и х , за исключениемтого, что по сигналу с выхода 24 насумматор-вычитатель 7 выдается сигнал определяющий вычитание, а сумматор-вычитатель 1 не принимает учас"тия в процессе вычисления. После выполнения и итераций или при равенстве О = 0 блок управления 16 перестает выдавать тактовые импульсы ипроцесс вычисления закончен. В регистре 9 (на выходе 25) находитсязначение функции , а в регистре10 (на выходе 26) находится значение,фуц фВремя вычисления любых из указанных функций в тактах равноТ гах (п (п + щ + 2),Точность вычисления определяется длиной разрядной сетки устройстваи всегда меньше единицы последнегоразряда п,По сравнению с устройством по основному авт. св. Р 553612, дополнительное изобретсние позволяет расширить функциональные возможности пу"тем расширения класса вычисляемыхфункций. Расширение функциональныхвозможностей достигается путем минимальных дополнительных аппаратурныхзатрат, поскольку добавлены толькотри одноразрядные сумматоры-вычитатели, блок сдвига (включающий регистрсдвига) и регистр, Использованиесовместно с устройством, по основному авт св, 9 553612 других известныхустройств для вычисления укаэанных,функций экономически (по стоимостии аппаратурным затратам) и технически (по быстродействию) нецелесообразно. Основным достоинством данногоустройства является также отсутствие перестройки структуры операционной части устройства в процессе работы при переходе от вычисления одних функций к другим, т.е. устройство характеризуется унифицированнойструктурой,Дополнительные аппаратурные затраты не требуют новых схемных решенийпо сравнению с основным изобретением. Все схемотехнические решенияустройства являются стандартными вцифровой вычислительной технике ивыпускаются промышленностью в интегральном исполнении. Данное устройст"во может быть изготовлено в видеодной БИС.20 Формула изобретения251. Устройство для вычисления элементарных функций по авт. св.9 553612, о т л и ч а ю щ е е с я тем, что, с целью расширения класса решаемых задач эа счет дополнительного вычисления кУба аРгУ- мента, кубического корня иэ аргумента и его квадрата, в него введены три сумматора-вычитателя,четвертый регистр и второй блок сдвига, выход которого соединен с первым входом пятого сумматора"вычитателя, второй вход которого соединен с третьим выходом блока памяти, второй выход первого блока сдвига соединен с первым входом шестого сумматора-вычита теля, второй вход которого подключен к выходу пятого сумматора-вычитателя, первый выход четвертого регистра соединен с первым входом седьмого сумматора-вычитателя, второй вход кото рого соединен с выходом шестого сумматора"вычитателя, выход седьмого сумматора-вычитателя соединен с входом четвертого регистра, второй выход которого соединен с третьим информационным входом блока анализа,первый выход которого соединен суправляющим входом шестого сумматора-вычитателя, управляющий входседьмого сумматора-вычитателя соединен с третьим выходом блока анализа, четвертый выход которого соединен с входом блока синхронизации,первый и второй выходы которого соединены с управляющими входами четвертого регистра и второго блока сдвига, вход которого соединен с третьим выходом третьего регистра2. Устройство по и. 1, о т л ич а ю щ е е с я, тем, что блок анализа содержит три схемы сравнения,четыре элемента ИЛИ и три триггера,управляющйе входы блока анализа соединены с первыми входами соответствующих схем сравнения, вторые входыкоторых подключены к соответствующим информационным входам блока анализа, первые выходы схем сравнениясоединены с входами первого элемента ИЛИ, вторые выходы схем сравнениясоединены с входами второго элементаИЛИ, третьи выходы схем сравнения фсоединены с входами третьего элемента ИЛИ, выходы первого и второго элементов ИЛИ соединены с входами установки первого триггера, первый и третий управляющие входы блока анализасоединены с входами четвертого элемента ИЛИ, выход которого соединенс первым входом второго триггера,второй вход которого соединен с вторым управляющим входом блока анализа, первый и третий управляющие входы которого соединены с первым и вторым входами третьего триггера, выходы первого, второго, третьего триггерон и третьего элемента ИЛИ являются соответственно первым, вторыми третьим и четвертым выходами блокаанализа.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 553612, кл. С 06 Г 7/38, 1975920716Составитель А.Зорин Редактор Л.Авраменко Техред Ж, Кастелевич Корректор Г.Решетник Заказ 2344/56 Тираж 732 Подписное ВНИИПИ Государственного комитета СССРпо делам иэобретений и открмтий 113035, Иосква, Ж, Раушская наб д,4/5 Филиал ППП "Патент" г.ужгород, ул.Проектная, 4