Устройство опроса информационных каналов

Союз СоветскихСоциалистическихреспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 920697(61) Дополнительное к авт. свид-ву(22) Заявлено 30, 06, 80 (21) 2981950/18-24Фс присоединением заявки РЙ -(23) Приврите ае анам нзобретеннй н открытнйОпубликовано 15,04,82, БюллетеньДата опубликования описания 15 04 82(54) УСТРОЙСТВО ОПРОСА ИНФОРМАЦИОННЫХ КАНАЛОВИзобретение относится к телемеха.нике и предназначено для использования в информационно-измерительныхсистемах, в частности в устройствахдля программного опроса информационных каналов с автоматическим выбором порядка опроса,Известны устройства опроса, содержащие счетчик, выходы которогосоединены со входами регистра и через запоминающий блок - со входамиблока анализа и блока управления,второй вход которого подключен ковходной шине, а остальные - к выходамрегистров фаз и первым входам мультиплексора, при этом первые выходыблока управления соединены с первымивходами фаз, а вторые - со вторымивходами мультиплексора, выходы которого подключены ко вторым входам регистров фаз и вторым входам блокаанализа, третьи входы которого соединены с выходами счетчика позиций,крометого выходы блока анализа подключены ко входу регистра команд, причемвыходы счетчика, счетчика позицийи третьи выходы регистров фаз соединены с тактовой шиной 111 и 2 .В известных устройствах каждойиз возможных частот опроса соответствует регистр фазы, причем его содержимое указывает последнюю занятуюфазу данной частоты опроса, Закрепленная за каналом фаза считываетсяс помощью мультиплексора и поступаетв блок анализа, где происходит еесравнение с кодом текущей фазы и вслучае равенства выдается сигнал назапись номера соответствующего канала в регистр команд.Недостатками известных устройствявляются ограниченные воэможностиконтроля работоспособности их основных элементов и низкая надежность.20Наиболее близким к предлагаемомупо технической сущности и достигаемому результату является устройствоопроса информационных каналов, со20 25 30 35 40 4550 ) Поставленная цель достигается тем что в устройство, содержащее счетчик кадров, блок анализа, регистр команд счетчик сканирования, запоминающий блок, дешифратор, сумматор и операционный регистр, при этом вход сканирования устройства соединен со входами сканирования регистра команд, счетчика сканирования и операционного регистра, вход кадра устройства соединен со входами кадра 3 920 держащее счетчик кадров, блок анализа регистр команд, счетчик сканирования, запоминающий блок, дешифратор, сумматор и операционный регистр, при этом вход сканирования устройства соединен со входами сканирования регистра команд, счетчика сканирования и опеоационного регистра, вход кадра устройства соединен со входами кадра счетчика кадров и счетчика сканирования, выходы счетчика сканирования - со входами регистра команд и запоминающего блока, первая, вторая и третья группы входов блока анализа подключены соответственно к выходам счетчика кадров, дешифратора и операционного регистра, а выходы - к управляющим входам регистра команд и операционного регистра, входы которого присоединены к выходам сумматора, а первая и вторая группы входов сумматора соединены соответственно с выходами дешифратора и операционного регистра 3 .Недостатками известного устройства являются отсутствие режима оперативного тестового, контроля его элементов в процессе формирования команд опроса, а также низкая надежность, вызванная отсутствием аварийного режима опроса, что требует обновления информации в запоминающем блоке после любого возможного сбоя, например, при кратковременном пропадании напряжения питания, Запись информации в запоминающий блок приводит к потере определенного времени, что в условиях проведения эксперимента является недопустимым, Такая ситуация требует оперативного перехода в аварийный режим циклического опроса, не зависящий от сбоев информации в запоминающем блоке,Цель изобретения - увеличение надежности устройства путем введения оперативного тестового контроля его элементов,.счетчика кадров и счетчика сканирования, выходысчетчика сканированиясо входами регистра команд и запоминающего блока, первая, вторая итоетья группы входов блока анализа подключены соответственно к выходам счетчика кадров, дешифратора иоперационного регистра, а выходы к управляющим входам регистра команд и операционного регистра, входы которого присоединены к выходам сумматора, а первая и вторая группы входов сумматора соединены соответственно с выходами дешифратора и операционного регистра, введены первый и второй коммутаторы, дополнительный дешифратор, счетчик контроля, схемасравнения и тоиггер ошибки, причем первый вход задания режима устройства соединен с управляющими входами первого и второго коммутаторов, выходы регистра команд подключены впрямом и обратном порядке соответственно к первой и второй группамвходов первого коммутатора, выходыкоторого подсоединены ко входамдополнительного дешифратора и первойгруппе входов схемы сравнения, выходдополнительного дешифратора соединен,со входом установки счетчика контроля, второй вход которого присоединенко входу кадра устройства, а выходыко второй группе входов схемы сравнения, второй вход задания режимаустройства соединен с управляющимвходом схемы сравнения, выход которой подключен ко входу установкитриггера ошибки, второй вход которого соединен со входом кадра устройства, входы логического О и логической "1 п устройства и выходы запоминающего блока подключены соответственно к первой и второй группамвходов второго коммутатора, выходыкоторого соединены со входами основного дешифратора, при этом выходырегистра команд и триггера ошибкисоединены с выходами устройства.На чертеже представлена функциональная схема устройства,Схема содержит счетчик 1 кадров,блок 2 анализа, регистр 3 команд,а такжесчетчик 4 сканирования, запоминающий блок 5, дешифратор б,сумматор 7 и операционный регистр8. При этом вход 9 сканирования устройства соединен со входами сканирования регистра 3 команд, счетчика 4 сканирования и операционного20697 5 9 регистра О. Вход 1 О кадра усройства соединен со входами кадра счет- цика 1 кадра и счетчика 4 сканирования, а выходы счетчика 4 - со входами регистра 3 команд и запоминающего блока 5. Первая, вторая и третья группы входов блока 2 анализа подключены соответственно к выходам счетчика 1 кадров, дешифратора 6 и операционного регистра 8, а выходы к управляющим входам регистра 3 команд и операционного регистра 8, Входы регистра 8 присоединены к выходам сумматора 7, в первая и вторая группы входов сумматора 7 соединены соответственно с выходами дешифратора 6 и операционного регистра 8, Кроме этого, устройство содержит первый коммутатор 11, второй коммутатор 12 дополнительный дешифратор 13, счетчик 14 контроля, схему 15 сравнения и триггер 16 ошибки. Первый вход 17 задания режима устройства соединен с управляющими входами коммутатора 11 и коммутатора 12. Выходы регистра 3 команд подключены в прямом и обратном поряд ке соответственно к первой и второй группам входов первого коммутатора, выходы которого подсоединены ко входам дешифратора 13 и первой группе входов схемы 15 сравнения. Выход дешифратора 13 соединен со входом установки счетчика 1 контроля, второй вход которого присоединен ко входу О кадра устройства, а выходы - ко второй группе .входов схемы 15. Второй вход 18 задания режима устройства соединен с управляющимвходом схемы 15, выход которой подключен ко входу установки триггера16 ошибки, второй вход которого соединен со входом 10 устройства. Выход19 логического "0" и вход 20 логической "1" устройства и выходы запоминающего блока 5 подключены соответственно к первой и второй группам входов второго коммутатора, выходы которого соединены со входами дешифратора 6. При этом выходы регис ра 3 команд и триггера 16 соединены с выходами устройства.Устройство работает следующим образом.Подачей потенциального сигнала высокого уровня на первый вход задания режима 17 задается режим цикли-, ческого опроса, который характеризуется тем, что всем измерительным 5 1 О 15 20 25 ЗО 35 40 45 т 50 55каналам задается одна и та же частота опроса= 1, где 3- инЗвформативность, а И - общее число распределяемых каналов. При этом нетнеобходимости вводить в запоминающийблок 5 коды частот опроса, так какони одинаковы для всех каналов. Сцелью оперативного перевода устройства в указанный режим работы присбое информации в запоминающем блоке достаточно обеспечить поступлениена входы дешифратора 6 постоянногокода частоты в течение всего циклараспределения фаз. Это достигаетсяс помощью второгс коммутатора 12,который посигналу управления навходе 17 отключает выходы запоминающего блока 5 от входов дешифратора6 и переключает последние на другоенаправление коммутации с постояннойкодовой комбинацией.Цикл операций, выполняемых устройством на очередной позиции кадра дляопределения номера опрашиваемого канала в описываемом режиме, аналогичен циклу, выполняемому известнымустройством, Однако, хотя частотыследования команд опроса в общейпоследовательности одинаковы, порядок следования команд отличаетсяот циклического тем, что код номераканала ;, , , т является зеркальным отражением кода номера канала в циклической последовательности.Поэтому при циклическом опросе первыйкоммутатор 11 переключается на другое направление, на входы которогоразряды регистра 3 команд заведеныв обратном порядке 6 щ, 5 т"52,Контрольная эталонная) циклическаяпоследовательность команд формируется счетчиком 14 контроля, которыйсчитает тактовые импульсы на входе1 О. Начало формирования контрольнойпоследовательности определяется сигналом установки в нулевое состояниесчетчика 14, который выдается дополнительным дешифратором 13 при поступлении на его входы кодовой комбинации, соответствующей номеру последнего канала, Таким образом достигается совпадение точек канала отсчета контрольной и проверяемой последовательностей команд. Номера каналов входящие а состав обеих последовательностей, поочередно сравниваются схемой 15 при наличии потенциального сигнала высокого уровня на входе 18, В случае несовпадения схема 15 фор0697 соответственно с выходами дешифратора и операционного регистра, о тл и ч а ю щ е е с я тем, что, сцелью увеличения надежности устройства, оно содержит первый и второйкоммутаторы, дополнительный дешифратор, счетчик контроля, схему сравнения и триггер ошибки, причем первыйвход задания режима устройства сое 1 О динен с управляющими входами первогои второго коммутаторов, выходы регистра команд подключены в прямом иобратном порядке соответственно к .первой и второй группам входов пер 15 вого коммутатора, выходы которогоподсоединены ко входам дополнительного дешифратора и первой группевходов схемы сравнения, выход дополнительного дешифратора соединен соро входом установки счетчика контроля,второй вход которого присоединен ковходу кадра устройства, а выходыко второй группе входов схемы сравнения, второй вход задания режима25 устройства соединен с управляющимвходом схемы сравнения, выход которой подключен ко входу установкитриггера ошибки, второй вход которого соединен со входом кадра устройства, входы логического нО" и логической "1" устройства и выходызапоминающего блока подключены соответственно к первой и второй группам входов второго коммутатора, выходы которого соединены со входамиосновного дешифратора, при этом выходы регистра команд и триггераошибки соединены с выходами устройства,Устройство опроса информационных ЗО каналов, содержащее счетчик кадров, блок анализа регистр команд, счетчик сканирования, запоминающий блок, дешифратор, сумматор, операционный регистр, при этом вход сканирования устройства соединен со входами сканирования регистра команд, счетчика сканирования и операционного регистра, вход кадра устройства соединен со входами кадра счетчика кадров и 4 о счетчика сканирования, выходы счетчика сканирования - со входами регистра команд и запоминающего блока, первая, вторая и третья группы входов блока анализа подключены соот ветственно к выходам счетчика кадров, дешифратора и операционного регистра а выходы - к управляющим входам ре-истра команд и операционного регистра, входы которого присоединены к выходам сумматора, а первая и вторая группы входов сумматора соединены 7 92 мирует сигнал ошибки, указывающий на сбой в работе устройства который запоминается в триггере 16 по тактовому импульсу на входе 10.Таким образом, режим огеративного тестового контроля определяется подачей сигнала высокого уровня одновременно на первый вход 17 и второй вход 18 задания режима, а режим циклического опроса - подачей сигнала высокого уровня только на первый вход 17.Данное устройство по сравнению с известным имеет расширенные возможности контроля, что обеспечено наличием режима оперативного тестового контроля, при этом основные элементы устройства проверяются с необходимой полнотой в режиме динамического функционирования. Дополнительным преимуществом устройства является повышение надежности за счет введения режима циклического опроса, в который устройство переводится при сбое информации в запоминающем блоке,Формула изобретения Источники информации,принятые во внимание при экспертизеАвторское свидетельство СССР й 278759, кл, Н 03 К 17/00, 1970,2, Авторское свидетельство СССР И 612406, кл, Н 03 К 17/02, 1978,3, Авторское свидетельство СССРпо заявке У 267535/18-21,кл. Н 03 К 17/02, решение от 23,0 Б,78920697 Составитель Г.Виталиеведактор Л.Авраменко Техред А.Бабинец Корректор С.Шекма ак ектна 43/55 Тираж 732 НИИПИ Государственного комитепо делам изобретений и о 13035, Москва, Ж, Раушская илиал ППП "Патент", г. Ужгород, у Подписн СССР ытий б д, 4/5