Генератор псевдослучайных кодов

(22) Заявлено 090780 (21) 2953927/18-24с присоединением заявки РЬпа делам изобретений и открытийОпубл и ковано 15, 0 4, 82, Бюллетень ЛЪ 14Дата опубликования описания 1 5, 04 . 82 Р.Е,Богуславский, В.А,Бродко, Л,Ф.Карачу А.И.Романкевич, М.ХСлавинский и И.Т,Чер 2) Авторы изобретеии т Фчл " т хнологическое 71) Заявитель ециальное проектно- конструкто бюро реле и автоматикие и ЕРАТОР ПСЕВДОСЛУЧАЙНЫХ КОДОВ 54 Изобретение относится к выцислйтельной технике и может быть использовано в аппаратуре контроля и диагностики цифровых блоков для выработки псевдослучайных испытательных сигналов с заданными свойствами, а также для формирования псевдослучайныхпоследовательностей, необходимых дляразличных стохастических вычислительных устройств.Известен генератор равномерно распределенных псевдослучайных кодов,содержащий регистр сдвига с сумматорами по модулю два в цепи обратнойсвязи Г 11,Однако использование известногогенератора в качестве источника испытательных сигналов, которые подаются на входы цифровых схем для проверки правильности их функционирования, ограничивается, так как порядокследования кодов в последовательности кодов, формируемых такими генераторами, носит слуцайный характер. ГИогут возникнуть ситуации, когдавходные си гналы не определяют однозначно, как должна сработать испытуемая схема, т.е. возникает такназываемая "гонка фронтов". Неопделенное поведение схемы затрудня"ет достоверную оценку правильностиее Функционирования.Источник псевдослучайных кодов 0должна вырабатывать только такиепоследовательности, соседние кодыв которых отличаются только в одном разряде. В литературе такие коды получили название псевдоцикли- ческих кодов, так как они имеют одно общее свойство с циклическим кадом: з данный момент времени толь. ко один двоичный разряд меняет свое значение - пеоеключается.Применение псевдоциклических кодов не ограничивает времени проверки цифровых комбинационных схем, поскольку вероятность появления определенной двоичной комбинации на3 92071выходах генератора псевдоциклического кода равна вероятности появления этой комбинации на выходах генератора равномерно распределенного псевдослучайного кода. Однако1при проверке цифровых схем, содержащих сдвиговые регистры или счетчики, применение псевдоциклическогокода может существенно увеличитьвремя проверки, поскольку средняя 16частота переключения для каждоговхода проверяемой схемы при псевдоциклическом коде в и/2 раз ниже,чем при равномерно распределенномпсевдослучайном коде (где и - число 1входов) . Для сокращения времени проверки в генераторе псевдоциклического кода должна быть предусмотренавозможность задания вероятности изменения состояния каждого из разрядов генерируемого псевдоциклического кода. Тогда при низкой среднейчастоте переключения может быть достигнута относительно высокая частота переключения на отдельных входах проверяемой схемы (например насдвигающих входах регистров и счетных входах счетчиков).Наиболее близким к предлагаемомуявляется генератор псевдослучайныхкодов, содержащий блок формированияравномерно распределенных псевдослучайных чисел, регистр выходногокода, входы которого связаны с выходами блока формирования равномерноЗВраспределенных псевдослучайных чисел,и блок задания веса кодов, включенный в цепь обратной связи регистракода 2.Однако оно не позволяет получатьпоследовательность пневдоциклических кодов. Кроме того, не предусмотрена возможность изменения вероятности переключения (изменения сос;тояния) каждого из разрядов гене 45рируемых кодов.Цель изобретения - расширениефункциональных возможностей генератора за счет получения последовательности псевдослучайньх циклических кодов с заданными вероятностями переключения каждого из разрядов кода,Укаэанная цель достигается тем,что в известный генератор псевдослучайных кодов, содержащий блок форми.рования равномерно распределенныхпсевдослучайных чисел, группу т ри ггеров, выходы которых являются выходами генератора, введены коммутатор, счетчик, блок памяти и дешифратор, выходы которого соединенысо счетными входами соответствующих триггеров группы, а входы дешифратора подключены к соответствующимвыходам блока памяти, адресные входы которого соединены с выходамикоммутатора соответственно, входыкоторого соединены с выходами счетчика и блока формирования равномерно распределенных псевдослучайныхчисел соответственно, информационные входы блока памяти являются входами генератора,На чертеже изображена структурная схема генератора.Генератор содержит блок 1 формирования равномерно распределенныхпсевдослучайных кодов и счетчик 2,выходы которых соединены с входамикоммутатора 3, выходы коммутатора 3подключены к адресным входам Ь блокапамяти 5. Выходы 6 блока памяти 5подключены к входам дешифратора 7,выходы которого соединены со счетными входами 8 триггеров 9. Выходытриггеров 9 подключены к выходнымканалам генератора. Информационные входы блока памяти 5 являютсявходами генератора.Генератор функционирует следующим образом.На информационных входах блокапамяти 5 выставляются коды номероввыходных каналов генератора, Каждыйиз кодов номеров выходных каналовзаписывается в ячейки блока памяти 5, причем для каждого из кодоввыбрано определенное число ячеекблока памяти 5, в которые записывается код одного и того же номеравыходного канала, Это позволяет приусповии равновероятного перебораадресов блока памяти 5 считывать изнего коды номеров выходных каналовс заданной для каждого канала частотой.В процессе заполнения блока памяти 5 коммутатор 3 подключает выходы счетчика 2 к адресным шинам 1Счетчик 2 обеспечивает последовательное заполнение всех ячеек блока памяти 5 кодами номеров выходных каналов,После того, как заполняется блокпамяти 5, коммутатор 3 отключаетадресные входы 1 от счетчика 2 иподключает их к блоку 1 формирования920718 бвыходных каналов в процессе генерации циклических кодов позволяет езначительной степени оптимизироватьпроцесс контроля, При контроле схем,состоящих иэ различных участков,интенсивное функционированиепереходы в различные состояния) которых возможно только при вполне определенном различном темпе поступле"О ния переключающих входных сигналов,последнее свойство предлагаемогогенератора позволяет сократить время контроля и повысить его полноту Формула изобретения равномерно распределенных псевдослучайных кодов. Блок 1 Формирует на адресных входах 4 с одинаковой ве" роятностью все возможные адреса ячеек блока памяти 5. Считываемые из ячеек коды номеров каналов поступают по шинам 6 на входы дешифратора 7. В результате в каждом такте возбуждается один из выходов дешифратора 7 и на счетный вход 8 одного из триггеров 9 поступает счет" ный импульс. Именно этот триггер из всех триггеров 9 изменяет свое состояние на противоположное. Таким образом новый код отличается от пре- З дыдущего кода только в одном разряде. Так как частота появления кодов йомеров выходных каналов на шинах 6 соответствует заданному распределению этих кодов в ячейках блока па мяти 5, то частота изменения состоя" ний соответствующих триггеров 9, а следовательно и выходных канапов мо" жет изменяться в необходимых пределах. При получении на выходах гене з ратора достаточно длинной последовательности псевдослучайных цикличес" кихкодов, за счет соотВетст вующего заполнения .ячеек блоков памяти можно осуществлять управление задани- ЗО ем вероятности изменения каждого из разрядов циклических кодов на выходах генератора.По сравнению с известным данный генератор обладает дополнительными возможностями, позволяющими улучшить его свойства как источника вероятностных испытательных сигналов для контроля цифровых блоков, Сама по себе воэможность генерации псевдо О случайных циклических кодов обеспе" чивает надежную гарантию того, что на входы испытуемой схемы не поступают запрещенные для данной схемы последовательности наборов вход- , 4 ных сигналов. В результате этого упрощается проведение анализа состояний схемы в процессе контроля, повышается полнота и достоверность контроля. Кроме того, возможность широкого изменения вероятности переключения состояния каждого иэ Генератор псевдослучайных кодов, содержащий блок формирования равно" мерно распределенных псевдослучайных чисел, группу триггеров, выходы которых являются выходами генерато" ра, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей генератора за счет формирования последовательности псевдослучайных циклических кодов с заданными вероятностями переключения каждого из разрядов кода, он содержит коммутатор, счетчик, блок памяти и дешифратор, выходы которо" го соединены со счетными входами со. ответствующих триггеров группы, в входы дешифратора подключены к со" ответствующим выходам блока памяти, адресные входы которого соединены с выходами коммутатора соответственно, входы которого соединены с выходами счетчика с блока Формирова" ния равномерно распределенных псевдослучайнфх чисел соответственно, информационные входы блока памяти являются входами генератора. Источники информации,принятые во внимание при экспертизеАвторское свидетельство СССРй 468231, кл. 6 06 Г 1/02) 1976,2, Авторское свидетельство СССРИ 696510, кл. С 06 Г 1/02)1977 (про"тотип),Составитель А.Карасов Техред И,Гайду Корректор Г,РешетникРедактор Л.АвраменкоЗаказ 2311/56 Тираж 732 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва Ж, Раушская наб., д., 1/5 Филиал ППП "Патент", г, Ужгород, ул. Проектная,