Запоминающее устройство типа 2, 5 д

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспубпик(22)Заявлено 28,08,81 (21) 3332197/18-21 тс присоединением заявки М(51)М. Кл. О 11 С 11/00 Гесуаарстювй кемвтвт ССФР пе аевам взабрктевнр и открытий(5 Й) ЗАПОНИНАОЦЕЕ УСТРОЙСТВО ТИПА 2,5 Д ся к запоминаю ющее устроиство е магнитный на- адресно-разрядстр адреса, реилители считыустройства явяемая мощность Наиболее близким к йредлага изобретению является запоминаю устройство типа 2,5,Д, содержа магнитный накопитель, адресноные шины, выборки которого под ны в каждом разряде к отдельнь ресно-разрядным дешифраторам, адреса и регистр информации 1 2Недостатком известного устр является низкая надежность обу ленная тем, что при записи и с нии возбуждаются формирователи емо щее щее разрядключем ад-регистр1ойствасловчитыватока1 Изобретение относ щим устройствам. Известно запомина типа 2,5 Д, содержащ копитель, адресный и ные дешифраторы, рег гистр информации и у вания 1,Недостатками этог ляются большая потре и низкая надежность.в каждом разряде адресно-разрядныхцепей,Целью изобретения является повышение надежности запоминающего устройства.Поставленная цель достигается тем,что в запоминающее устройство типа2,5 Д, содержащее магнитный накопитель, адресно-разрядные входы которого соединены с выходами основных дешифраторов, входы которых подключенык выходам регистра адреса, и информационный регистр, введены дополнительные дешифраторы, сумматоры по модулю два и блок местного управления,причем выхОды каждого дополнительного дешифратора соединены с адресноразрядными выходами магнитного накопителя, выходы каждого сумматора помодулю два подключены к входам соответствующего дополнительного дешифратора, а входы - к соответствующимвыходам регистра адреса, один из вцходов блока местного управления сое3 99910 динены с управляющими входами дополнительных дешифраторов, а другие выходы - с управляющими входами основных дешифраторов, информационные входь 1 блока местного управления подключены к прямым и инверсным выходам информационного регистра, а вход запуска является входом записи устройства.Блок местного управления содержит 10 элементы И и элементы И-НЕ, причем выходы первого и второго элементов И подключены к первым входам третьего и четвертого элементов И, вторые входы которых соединены соответственно с первыми входами первого и второго элементов И-НЕ, вторые входы которых подключгны соответственно к первым входам первого и второго элементов И, вторые входы которых объединены щ и являются входом запуска блока, первые входы элементов И-НЕ и первые входы первого и второго элементов И являются информационными входами блока, выходами которого являются выхо з ды элементов И и элементов И-НЕ.На фиг. 1 представлена Функциональная схема двух адресно-разрядных цепей предлагаемого устройства; на фиг. 2 и 3 - принципиальныесхемы основных и дополнительного дешифраторов; на фиг. 4 - Функциональная схема блока местного управления.Устройство содержит (фиг. 1) первый 1 и второй 2 основные дешифраторы, регистр 3 адреса, а также адресно-разрядные шины 4 -4 и 5 -5 первого 6 и второго 7 разрядов магнитного накопителя.Устройство содержит также допол нительный дешифратор 8, сумматоры 9 по модулю два, предназначенные для преобразования кода. адреса, блок 10 местного управления, информационный регистр 11 с разрядами 12 и 13. Первый основной дешифратор, 1 (Фиг. 2) содержит диоды 14-25, ключи 26-28, первый Формирователь 29 тока и. первый блок 30 предварительной дешифрации. Второй основной дешифра-. тор 2 (фиг. 2) содержит диоды 31-42, ключи 43-45, второй формирователь 46 тока и второй блок 47 предварительной дешифрации. Дополнительный дешифратор 8 содержит (Фиг. 3) диоды 48-59 ключи 60-62, третий формирователь 63 тока и третий блок 64 предварительной дешифрации, Блок местно 5 4го управления содержит (фиг, 4) первый 65, второй 66, третий 67 и четвертый 68 элементы И, первый 69 и второй 70 элементы И-НЕ.Предлагаемое запоминающее устройство работает следующим образом.Работу устройства рассмотрим на примере режимов считывания и записи в двух разрядах 6 и 7 накопителя (цепи адресного дешифратора и разрядные обмотки считывания (не показаны).В соответствии с кодом, установленным в регистре 3 (фиг, 1), дешифраторы 1 и 2 выбарают одни из шин, например 4 и 5 разрядов 6 и 7 магнитного накопителя, а дешифратор 8 в соответствии с кодом, установленным на выходе сумматоров 9, подключается к выходам соответствующих шин 4,1 и 5 разрядов.б и 7. В такте "чтение цепь адресно-разрядного полутока замыкается (фиг. 2 и 3) от источника напряжения питания через формирователь 29, диод 22, выбранный в такте "чтение" в дешифраторе 1, ключ 26, диод 18, адресно-разряд- ную шину 4 и соединенную с ней в дешифраторе 8 адресно-разрядную шину 5, диод 31, выбранную в такте "чтение" в дешифраторе 2, ключ 44, диод, 42 и ключ 45 на шину нулевого потенциала, При этом в такте "чтение" протекает адресный полуток и переключается по одному сердечнику на шинах 4 и 5 двух разрядов б и 7 накопителя. В такте "Запись" управление адресно-разрядным полутоком осуществляется блоком 10 (фиг, 1) в зависимости от информации, установленной в разрядах 12 и 13 регистра 11,Если в разрядах 12 и 13 регистра 11 установлены "1", то импульсы "Запись с выходов элементов И 65 и 66 (фиг. 4) открывают соответственно ключ 27 (Фиг. 2) в дешифраторе 1. На одни из входов ключа 28 и формирователя 46 поступает импульс "Запись", а на другие входь 1 - разрешающий низкий уровень напряжения с соответствующих инверсных выходов разрядов 12 и 13 регистра 11 (фиг,1). Цепь полутока "Запись" в этом случае замыкается через Формирователь 46 (фиг, 2), диод 39, ключ 43, диод 35, шину 5 накопителя и соединенную с ней в дешифраторе 8 (Фиг, 3) шину 4 диод 14 (фиг. 2), ключ 27, диод 25(в противоположном полутоку "чтение"направлении) и при соответствующемполутоке "записи" в адресной шине 5происходит запись "1" в выбранныесердечники рвзрядов 6.и 7 накопителя,Если в одном разряде 12 (фиг, 1) регистра 11 установлена "1", а в другом разряде 13 установлен "0", товыход элемента И 66 (Фиг, 4) закрывает ключи 26 и 27 (Фиг. 2). Импульсс выхода элемента И 65 (фиг, 4) открывает ключ 43 (фиг. 2)дешифратора2, импульс с выхода элемента И 67(Фиг. 4) открывает ключ 60 (Фиг, 3)в дешифраторе 8. Низкий уровень напряжения на выходе элемента И-НЕ 69, (фиг. 4) открывает ключ 62 (фиг. 3.),а высокий уровень с инверсного выхода разряда 13 (фиг. 1) закрываетключ 28 (фиг. 2) и цепь полутока записи замыкается от источника напряжения питания через формирователь46, диод 39, ключ 43, диод 35, шину5 , диод 52, (фиг. 3), ключ 60,диод 57 и ключ 62 на шину нулевого:потенциала. Таким образом, в соответствии с содержанием разрядов 12и. 13 регистра 1,1 (фиг, 1) в шине 5 ЗОразряда 7 накопителя протекает полуток "записи", а в шине 4 разряда 6накопителя полуток "записи" отсутствует.35Если же. в одном разряде 12 регист,"ра 11 установлен "О", а в другом разряде 13 установлена "1", то в такте(фиг, 2) дешифратора 1, а выход элемента И 68 открывает ключ 61 (Фиг.3)дешифратора 8. Высокий уровень напряжения с инверсного выхода разряда12 (фиг. 1)закрывает Формирователь 46(фиг. 4), закрывая тем самым ключи26, 2, 28, 43, 44 и 45 и Формирователь 46 в дешифраторах 1 и 2(фиг,2),формирователь 63 (фиг. 3) и ключи 60,61 и 62 в дешифраторе 8 и, следовательно, полутоки "записи" в шинах 4и 5 разрядов 6 и 7 накопителя непротекают,Таким образом, благодаря объединениюадресно-разрядных шин накопителя в дополнительных дешифраторах,при записи в несколько, напримерв два выбранных разряда, работаеттолько один формирователь тока, засчет чего улучшается температурныйрежим запоминающего устройства и,следовательно, повышается его надежность.Технико-экономическое преимущество предлагаемого устройства заключа-.ется в более высокой, йо сравнениюс известным устройством надежности.Формула изобретения1. Запоминающее устройство типа 2,5 Д, содержащее магнитный накопитель, адресно-разрядные входы которого соединены с выходами основных дешифраторов, входы которых подключены к выходам регистра адреса, и информационный регистр, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены дополнительные дешифраторы, сумматоры по модулю два и блок местного управления, причем выходы каждого дополнительного дешифратора соединены с адресно-разрядными выходами магнитного накопителя, выходы, каждого сумматора по модулю два подключены к входам соответствующего дополнительного дешифратора, а входы в . к соответствующим выходам регистра адреса, одни из выходов блока местного управления соединены с управляющими входами дополнительных дешифраторов, а другие выходы - с управляющими входами основных дешифраторов, информационные входы блока местного управления подключены к пря. 999105 8мым и инверсным выходам информацион- вторые входы которых объединены и явного регистра, а вход запуска являет- ляются входом запуска блока, первые ся входом записи устройства. входы элементов И-НЕ и первые входы2, Устройство по и. 1, о т л и - первого и второго элементов И являютч а ю щ е е с я тем, что блок мест ся информационными входами блока, выного управления содернит элементы И ходами которого являются выходы элеи элементы И-НЕ, причем выходы пер- ментов И и элементов И-НЕ.вого и второго элементов И подключе- Источники информации,ны к первым входам третьего и чет- принятые во внимание при экспертизе вертого элементов И, вторые входы 10 1, Шигин А,Г., Дерюгин А.А. Цифрокоторых соединены соответственно с вые вычислительные машины, И., "Энерпервыми входами первого и второго гия" 1975, с. 153- 158,элементов И-НЕ, вторые входы которых 2. Вопросы радиоэлектроники.подключены соответственно к первым Сер. ЭВТ, вып. 5, 197 ч, с. 28-ЬЗ входам первого и второго элементов И, 15 (прототип).999105 Составитель Т. ЗайцеваРедактор Л. Филиппова Техред К,Иццьо Коррект лла 166 Тираж 592 ВНИИПИ Государственного ко по делан изобретений и о 3035, Иосква, 6-35, Раушск