Резервированное запоминающее устройство

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик 1 п 198352(22) Заявлено 15. 07. 81(21) 3315878/18-24с присоединением заявки Мо -(23) Приоритет -И)М Кл з 011 С 11/00 Государственный комитет СССР по делам изобретений и открытий(088, 8) Дата опубликования описания 23.12.82(54) РЕЗЕРВИРОВАННОЕ ЗАПОМИНА 17 ЕЕ УСТРОЙСТВО Изобретение относится к запоминающим устройствам.Известно резервированное запомина ющее устройство, содержащее основние и резервные блоки памяти, блоки Формирования адреса, коммутаторы и блок контроля1 .Недостатком этого устройства явля ется болвщой объем резервного обОру-. дования.Наиболее близким по технической сущности к изобретению является резервированное запоминающее устрой-ство, содержащее регистр адреса, лва рабочих блока памяти и один резервный блок (в который занесена поразрядная сумма по модулю два инФормации одноименных разрядов соответствующих ячеек рабочих блоков памяти), три коммутатора, блок контроля, сумматор, генератортактовых импульсов, эле.сенты И 21.Недостатком этого устройства является низкая надежность при исПользовании его в качестве ОЗУ, так как в случае записи в один из рабочих блоков памяти и неисправности в одноименной ячейке другого рабочего блока памяти в резервный блок памяти будет записана неверная инФормация,что не позволит восстановить правильную инФормацию при считывании из рабочих блоков памяти.5 Пелью изобретения является повыщение належности устройства.Поставленная цель достигаетсятем, что в резервированное запоминающее устройство, содержащее основныеи резервний блоки памяти, коммутаторы, блок контроля, первый сумматорпо модулю два, группу элементов Ии генератор тактовых импульсов, выход которого подключен к однимизвходов элементов И группы, причемвыходы первого основного блока памяти соединены с одними из входов первого и второго коммутаторов, другиевходы которых подключены к выходамвторого основного блока памяти, выходи первого. коммутатора соединеныс входами блока контроля и одними извходов третьего коммутатора, управляющий вход, которого подключен к выходу блока контроля, а другие входысоелинени с выходами первого сумматора по модулю два, входя которогополключены соответствейно к выходамрезервного блока памяти и к выходамвторого коммутатора, выходы третьегокоммутатора соединены с другими входами элементов И группы, выходы которых являются выходами устройства,введены блок местного управления,регистр и второй сумматор по модулюдва, входы которого соединены соответственно с выходами третьего коммутатора и с информационными входамиОсновных блоков памяти, а выходы подключены к информационным входам регистра, управляющий вход которого соединен с выходом генератора тактовых 10импульсов, а выходы подключены к информационным входам резервного блокапамяти, управляющий вход которого иуправляющие входы основных блоковпамяти и первого и второго коммутато оов соединены соответственно с выходами блока местного управления, входы которого являются управляющимивходами устройства, информационнымивходами которого являются информационные входы основных блоков памяти,Кроме того, блок местного управления содержит элементы И; элемент НЕ,элемент "Неравнозначность" и элементзадержки, выход которого соединенс первыми входами элементов И, авход - с первым входом элемента"Неравнозначность", второй вход которого подключен к второму входу первого элемента И и входу элемента НЕ,выход которого соединен с вторым входом второго элемента И, вход элемента задержки и второй вход элемента"Неравнозначность" являются входамиблока, выходами которого являются соответственно выходы элементов И, элемента задержки и элемента "Неравнозначность".На, фиг. 1 приведена функциональ -ная схема предлагаемого устройства,на фиг. 2 - то же, блока местного 40управленияПредлагаемое устройство содержитблок 1 местного управления, первый2 и второй 3 основные блоки памятирезервный блок 4 памяти, первый 5 45и второй 6 коммутаторы, блок 7 контроля, первый 8 и второй 9 сумматорыпо модулю два, генератор 10 тактовыхимпульсов, группу 11 элементов И почислу разрядов слова, третий коммутатор 12 и регистр 13,Блок местного управления (фиг. 2)содержит элемент 14 задержки, элемент НЕ 15, элемент "Неравнозначность"16, первый 17 и второй 18 элементы И,Устройство работает следующим образом.Устройство может функционироватьв двух режимах: режиме записи и режиме считывания информации. 60Работа устройства в режиме записи,например, в блок 3 памяти (Фиг. 1)происходит следующим образом,На вход элемента 14 задержки(фиг, 2) и на первый вход элемента О 5"Неравнозначность" 16 поступает сигнал записи (например, единичным уровнем). На второй вход элемента "Неравнозначность" 16 поступает сигнал обращения к блоку 3 памяти (например, нулевым уровнем).На информационные входы блоков 23, а также на второй вход суммато-, ра 9 поступает информация, предназначенная для записи по определенному адресу (адресные входы блоков 2, 3 и 4 нафиг. 1 не показаны). До момента появления сигнала на выходе элемента 14 задержки (Фиг, 2) на первом, втором и третьем выходах блока 1 сигнал записи отсутствует.и блоки 2, 3 и 4 (Фиг. 1) находятся в режиме считывания информации одноименных ячеек,соответствующих адресу, по которому должна производиться запись информации. С выхода элемента "Неравнозначность" 16 (фиг. 2) поступает сигнал управления первым 5 (фиг. 1) и вторым 6 коммутаторами, который разрешает прохождение через коммутатор 5 на первые входы коммутатора 12 и на входы блока 7 информации, считываемой из блока 2, а через коммутатор 6 на вторые входы сумматора 8 информации, считываемой из блока 3 памяти. На первые входы сумматора 8 поступает информация из резервного блока 4.Поразрядная сумма по модулю два информации, поступившей из блоков 3 и 4 памяти, с выхода сумматора 8 поступает на вторые входы коммутатора 12 (фиг. 1). Если блоком 7 не зарегистрировано искажение информации, поступившей с выхода коммутатора 5, то он вырабатывает сигнал, разрешающий прохождение этой информации через коммутатор 12 на вторые входы элементов И 11 и на первые входы сумматора 9. Если результат контроля отрицательный, то через коммутатор 12 на вторые входы элементов И 11 и на первые входы сумматора 9 поступает информация с выходов сумматора 8. Поразрядная сумма по модулю два информации, поступившей с выходов коммутатора 12 и информационных входовустройства, поступает с выхода сумматора 9 на информационные входы регистра 13, запись в которой производится по тактовому импульсу генератора 10, С выхода реигистра 13 информация поступает на информационные входы резервного блока 4 памяти.После появления на выходе элемента 14 задержки (Фиг. 2) сигнала записи, на втором и, через элемент И 18,на третьем выходе блока 1 появляются сигналы, которые поступают на управляющие входы соответственно резервного 4 и основного 3 блоков памяти,разрешая запись по,заданному адресуинформации, нахолящейся на информационных входах блоков 4 и 3.Период времени, на который задерживается сигнал записи, поступивший .. на вход элемента 14 задержки (Фиг. 2)и интервалы следования импульсов генератора 10 (Фиг. 1) должны соответствовать следующим условиямусд. 7 фЪ 1 ++ 214+ щах(С, С),10где 1 - время от начала обращенияЗОАк устройству до момента .Установки информации на информационные входы резервногоблока 4 памяти; 15С - время от начала обращенияк устройству до переднегоФронта тактового импульсагенератора 10,задержка сумматора 9;С - задержка блоков 2, 3 и 4,задержка коммутатора (принята одинаковой для всехтрех коммутаторов 5, 6и 12);25задержка блока 7,задержка сумматора 8,й - задержка регистра 13.Запись информации в блок 2 памятипроизводится аналогично описанному.При этом на второй вход элемента"Неравнозначность" 16 (фиг, 2) поступает сигнал обращения к блоку 2(Фиг.1) памяти (например, единичнымуровнем), Формируя, совместно с задержанным сигналом записи, на первоми втором выходах блока 1 сигналыуправления, разрешающи запись информации соответственно в блок 2 (фиг.1)и резервный блок 4 памяти.Работа предлагаемого устройства 40в режиме считывания аналогична работе известного устройства и отличает-.ся от работы в режиме записи толькотем, что на первый, второй и третийвыходы блока 1 (Фиг. 2) сигналы уп.Гравления записью не поступают, а начетвертом выходе появляется сигналуправления коммутаторами 5 и 6 (фиг,1)обеспечивающий считывание требУемойинформации с выхода заданного блока 502 или 3 памяти через элементы И 11по тактовому импульсу генератора 10на выход устройства. 20 Таким образом, устройство обеспечивает воэможность записц достоверной информации в блоки 2 и 3 памяти и восстановления информации, записываемой,в один из этих блоков (при неисправности одного из блоков 2 или всех блоков 2-4, если адреса ф неисправных ячеек не совпадают) путем организации перед записью считывания информации из другого блока 2 или 3, формирования поразрядной суммы по модулю два считанной и записываемой информации и занесения этой суМмы в резервный блок 4 памяти.Технико-экономическое преимущество предлагаемого устройства заключается в более высокой, по сравнению с известным надежности при использовании его в качестве ОЗУ.Формула изобретения1. Резервированное запоминающее устройство, содержащее основные и резервный блоки памяти, коммутаторы, блок контроля, первый сумматор по модулю два, группу эЛементов И и генератор тактовых импульсов, выход которого полключен к одним из входов элементов И группы, причем выходы первого основного блока памяти соединены с одними из входов первого и второго коммутаторов, другие входы которых подключены к выходам второго основного блока памяти, выходы первого коммутатора соелинены с входами блока контроля и одними из входов треть его коммутатора, управляющий вход которого подключен к выходу блока контроля, а другие входы соединены с выходами первого сумматора по молулю лва, входы которого подключены соответственно к выходам резервного блока памяти и к выходам второго коммутатора, выходы третьего коммутатора соединены с другими входами элементов И группы, выходы которых являются выходами устройства, о т л ич а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены блок местного управления, регистр и второй сумматор по модулю два, входы которого соединены соответственно с выходами третьего коммутатора и с информационными входами основных блоков памяти, а выходы подключены к информационным входам регистра, управляющий вход которого .соединен с выходом генератора тактовых импульсов, а выходы подключены к информационным входам резервного блока памяти, управляющий вход которого и управляющие входы основных блоков памяти и первого и второго коммутаторов соединены соответственно с выходами блока местного управления, входы которого являются управляющими входами устройства, информационными входами которого яв" ляются информационные входы основных блоков памяти.2. Устройство по и. 1, о т л ич а ю щ е е с я тем, что блок местного управления содержит элементы И, элемент НЕ, элемент "Неравнозначность" и элемент задержки, выход которого соединен с первыми входами элементов И,а вход - с первым входом элемента "Неравнозначность", второй вход которого подключен к второму вхОду первого элемента И и вхо 983752ду элемента НЕ, выход которого соединен с вторым входом второго элемента И вход элемента задержки и вто 1И 11 рой вход элемента "Неравнозначность являются входами блока, выходами которого являются саотв.тственно выходы5 элементов И, элемента задержки и элемента "Неравнозначность". Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Р 585459, кл. С 11 С 29/00, 1977.2, Авторское свидетельство СССР йо заявке,Р 2692866/18-24,кл. С 11 С 29/00,.1979 (прототип).983752 Составитель Т. ЗайцеваЛазаренкоТехред З.Палий Корректор И. ВатрушКи едактор акаэ 9933 Филиал ППП "Патент", г. Ужгород, ул. Проектная,/61 Тираж 622ВНИИПИ Государственного комитетапо делам изобретений и открыти 113035, Иосква, Ж, Раушская на ПодписноеСССР д. 4/5