Оперативное запоминающее устройство для растрового дисплейного терминала

ое свидете кл С 11 С ЩЕЕ УСТРОЙЙНОГО ТЕР(54) ОПРСТВО ДЛЯМИНАЛА ТИВНОЕ 3 АСТРОВОГ ОМИ ДИС числи ие относится астности с ике в ативнь может м запоминающим ус ыть использ пителей ОЗУ и и записи а с боль- нйормаи н выбор режиме формир ане растровог тора в состав ных графически ретения - пов в к вымонтель е ь изо действие при запитезированной ЗВ 11цессором. нформации, синграфическим про ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ(57) Изобре тельной тех плейным опе ройствам, и при построе шой частото ции, работа изображения левизионног сокопроизвоминалов. Цел быстродечст ние области ия устроиства и расширеего применения за счет Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при построении накопителей оперативных запоминающих устройств (ОЗУ) с большой частотой выборки и записи информации, например дисплейных ОЗУ, работающих в режиме формирования изображения на экране растрового (телевизионного) монитора и обеспечивающих повышенное быстрообеспечения доступа к произвольномучислу одноразрядных блоков памяти водном цикле обращения и многократнойвыборки произвольных групп одноразрядных блоков памяти внутри этого цикла.Запоминающее устройство содержит мультиплексор матричный накопитель изблоков памяти, блок задания режимоввыборки, блок формирования сигналовзаписи, группу мультиплексоров, Устройство позволяет производить записьв произвольное число блоков памятиматрицы из этих блоков как параллельно, так и последовательно за одинтакт обращения к данной матрице, чтосокращает длительность минимального цикла записи и среднее время записии повышает производительность при заливке/очистке экрана, построении горизонтальных и вертикальных линиймозаике, строчной росписи символов,а также поддерживает быстрые алгоритмы формирования графических изображений. Кроме того, обеспечение,доступак одному блоку памяти при чтении упрощает взаимодействие ЗУ с ЭВМ, 5 ил. Цель изобретения - повышение бытродействия устройства и расширениеРбласти его применения за счет обесечения доступа к произвольному чису одноразрядных блоков памяти в одом цикле обращения и многократной ыборки произвольных групп однораз 15646921 ядных блоков памяти внутри этого т икла.На фиг. 1 изображена функциональая схема устройства на фиг.2 9 ф5 функциональная схема блока задания режимов выборки; на фиг. 3 - функциональная схема блока формирования сигналов записи, первый вариант; на фиг. 4 - то же, второй вариант; на фиг.5 - то же, третий вариант.Устройство содержит (Фиг,1) мульиплексор 1, матричный накопитель азрядных блоков 2 памяти, блок 3 . адания режимов выборки, блок 4 формирования сигналов записи, группу мультиплексоров 5, а также первую 1 руппу адресных входов 6 устройства, вторую группу адресных входов 7 устройства, группу информационных выхоов 8 устройства, вход 9, битовый ормат устройства, информационный ыход 10 устройства, информационный фход 11 устройства, первую 12 и вторую 1.3 группы управляющих входов уст ойства.Блок 3 (Фиг,2) содержит дешифраТор 14, мультиплексор 15, элементы Й 16 вход 17 выборки, входы 18 "Ад 1 ес строки", вход 19 разрешения зайиси-чтения и вход 20 "Выбор всех волоков памяти".Блок 4 по первому варианту (Фиг,3) Содержит группу элементов И 21, вход 22 разрешения записи и входы 23 мас 1 и еБлок 4 по второму варианту (Фиг.4)одержит группу одноразрядных регистов 24, группу управляющих входов 25 Регистров 24 и информационный вход 26 40 регистров 24.Блок 4 по третьему варианту (фиг.5) содержит группу элементов И 27, пер 1 вый 28 и второй 29 коммутаторы, первый 30 и второй 31 дешифраторы, ад есные входы 32 и 33 первого и второГо дешифраторов соответственно, входы 34 и 35 второй группы первого и второго коммутаторов соответственно, управляющие входы 36 и 37 первого и второго коммутаторов соответственно. Устройство работает следующим образом.В режиме считывания информации на отображение обращение производится55 ко всем блокам 2 1-й строки накопителя, при этом по второй группе адресных входов 7 устройства производится выбор 3-й строки мультиплексорами 5 для выдачи информации на отображение на группу информационных выходов 8 устройства (1=1,М, где М - число строк накопителя),Выборка 1-й строки матрицы осуществляется блоком 3 (фиг.2), при этомна входы 18 дешифратора 14 подаетсякод адреса 3-й строки указанной матрицы, По входу 19 мультиплексор 15пропускает разрешающий сигнал по первой группе входов на 3-й элемент И 16,При считывании информации для отображения первой строки растра выбира-ется первая строка матрицы блоков 2,и по адресному входу 6 устройствапроизводится последовательное обращение к этой строке матрицы. При отображении второй строки растра считываниепроизводится с второй строки матрицыблоков 2 и т.д. до М-й строки растра,При считывании на отображение (М+1)-йстроки растра снова производитсядоступ к первой строке указанной матрицы блоков 2, но в следующей зонеадресного пространства матрицы блоков 2, определяемой соответствующимистаршими разрядами адресных входов6 устройства, и т.д. до завершенияФормирования изображения на экранемонитора.Считывание информации в ЭВМ илив графический процессор осуществляется по выходу 10 устройства в однобитовом режиме с определенного блока 2, при этом аналогично режиму считывания на отображение подается соответствующий код адреса на адресныевходы 6 устройства, адресный вход 18строки блоков 2 и адресный вход 7устройства, а также дополнительно напервую группу управляющих входов 9устройства подается код адреса выборки соответствующего блока 2 выбранной строки матрицы и сигнал управления состоянием выхода мультиплексора 1, при этом считывание информациипроизводится непосредственно на шинуданных ЭВМ (на фиг.1 не показана)В режиме записи обращение производится ко всем блокам 2, при этом повходу 12 устройства (Фиг,2) мультиплексор 15 устанавливается в режимкоммутации второй группы входов, дающих по входу 20 разрешение на выборку всех М строк матрицы блоков 2. Навремя цикла обращение вход 17 устанавливается в активное положение. Таким5 15646 образом, на время цикла обращения под" готовлены условия для записи в любой из блоков 2.Выборка в адресном пространстве группы блоков 2 производится подачей соответствующего кода адреса на вход 6 устройства.Сигналы записи на соответствующие блоки поступают с блока 4. Содержание записываемой в блок 2 информации определяется состоянием (О или 1) информационного входа 1 устройства.Дисплейная информация, предназначенная для записи в устройство, гото вится ЭВМ или графическим процессором (на фиг.1 не показаны), при этом в зависимости от содержания подготовленной информации и метода ее .формирования возможны следующие варианты: 2 О одновременная запись во все блоки 2 (заливка или очистка .экрана); блочная запись столбцов или строк матрицы блоков 2 (что соответствует вертикальной или горизонтальной линиям 25 на экране монитора); запись в один из 1блоков 2 последующим движением с шагом +1 по строкам и/или столбцам до границы матрицы (что соответствует построению линий по алгоритмам раст О ровой графики, например по алгоритму Брезенхэма построения прямых и окружностей). Кроме того, возможна произвольная запись во все блоки 2 (блочная или построчная роспись знака-сим 35 вола или мозаика),Таким образом, режим записи О/1 по входу 11 устройства определяется ЗВМ или графическим процессором, а подготовленная информация данных и сигнал разрешения записи подаются на третью группу управляющих входов 13 устройства, тем самым данные.оказываются не на информационных входах запоминаюцего устройства, как это реа лизовано в известных технических решениях.В наиболее общем варианте реализации блока 4 управления записью фиг.3) подготовленная информация, определяющая графическое содержание выбранной зоны изображения, подается на входы 23 маски блока 4 и стробирующим сигналом, поступающим на вход 22 разрешения записи, производится одновременная запись.В случае поточечного формирования изображения линии по указанным алгоритмам на соответствующие входы 23 92маски последовательно подаются соответствуюцие разрешающие сигналы, строб на входе 22 удерживается в активном уровне. Таким образом осуществляется последовательная запись по мере поступления побитовой информации графического содержания изображения выбранного участка экрана.При использовании предлагаемого запоминающего устройства для одновременного (в режиме разделения Време- ни) считывания для отображения и записи новых графических данных запись производится в обратных ходах строк и кадре, при этом возникают простои ЗВМ или графического процессора, достигающие 75% времени. Техническое решение блока 4, показанное на фиг.4, позволяет частично скомпенсировать зти потери за счет обеспечения возможности накапливания и промежуточного хранения на одноразрядных регистрах 24 результатов вычислений ЭВМ или графического процессора. Информационное содержание записываемых в регистры данных (О или 1) определяется состоянием входа 26, запись в регистры 24 может производиться как в прямых, так и в обратных ходах строк/кадра пс сигналам, поступаюцим на входы 25. Запись информации в блоки 2 осуцествляется в разрешенные периоды времени подачей на вход 22 сигнала разрешения записи.В современной компьютерной графике наибольшее распространение получили алгоритмы графических преобразований (т.е. формирование поточечной росписи графических изображений линии). Результатом вычислений, произ" водимых ЗВМ или графическим процессорам по этим алгоритмам, является адрес слецующей точки (А 1 по осям Х,У экрана). Кроме того, используютсяфметоды блочной записи строк/столбцов, например при росписи вертикаль-. ных и горизонтальных линий, символов мозаики и т.п. Техническое решение блока 4, показанное на фиг.5, ориентировано на поддержку этих алгоритмов.При записи одиночной точки ее координата выбирается с помощью первого и второго дешифраторов 30 и 31, при этом на входы 32 и 33 подаются младшие разряды кода адреса по строкам и столбцам соответственно. Коммута- торы 28 и 29 по входам 36 и 37 уп 564692равления устанавливаются в соответствующий режим, сигналами на выходахкоммутаторов 28 и 29 осуществляетсявыборка соответствующего элементаИ 27, при этом подаваемый на вход 225блока 4 сигнал строба записи поступает на вход записи соответствующегоблока 2.Блочная запись точек строб/столб,цов производится подачей соответствующего кода на вход 32/33 первого/второго дешифратора 30/31 блока 4 содновременной подачей кода блочнойзаписи на вход 36/35 коммутатора29/28. При этом осуществляется выборка требуемой строки/столбца матрицыэлементов И 27, Запись производитсяподачей соответствующего сигнала за,писи на вход 22 разрешения записи,Режим работы коммутаторов 28 и 29задается по управляющим входам 36 и,37 блока 4.В случае использования блока 4,выполненного по схеме Фиг.5, с ЭВИ 25Мли с графическим процессбром, необладающими воэможностью формирования,блочных массивов графических данных,обеспечивающему прохождение на выходкоммутаторов 28 и 29 разрешающего;сигнала. При этом сохраняются функциипоточечной записи, блочной записи линий строк и столбцов и блочной заливки/очистки экрана.Таким образом, предпагаемое уст,ройство, обеспечивая одновременныйдоступ к матрице блоков памяти, позволяет сократить время записи в ОЗУбитового содержания графического изображения эа счет того, что запись точек в пределах выбранной матрицы осуществляется без потери времени на выбор соответствующего блока памятипо каналам адреса и выборки кристалла,Возможность одновременной записи50в произвольное число блоков памятииэ выбранной матрицы блоков памятиобеспечивает повышение производительности при таких режимах графическихпреобразований, как заливка/очистка,построение горизонтальных и вертикаль ных линий, мозаика, строчная роспись символовф о р м у л а изобретенияОперативное запоминающее устройство.для растрового дисплейного терминала, содержащее мультиплексор и матричный накопитель, состоящий из одноразрядных блоков памяти, адресные входь 1 которых соединены поразрядно и являются первой группой адресных входов устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства и расширения области его применения за счет обеспечения доступа к произвольному числу одноразрядных блоков памяти в одном цикле обращения и многократной выборки произвольных групп одноразрядных блоков памяти внутри этого цикла, в него введены блок задания режимов выборки, блок Формирования сигналов записи и группа мультиплексоров, управляющие входы которых соединены поразрядно и являются второй группой адресных входов устройства, информационные входы каждого мультиплексора группы соединены с выходами одноразрядных блоков памяти соответствующего столбца матричного накопителя, выходы мультиплексоров группы соединены с соответствующими информационными входами мультиплексора и являются группой информационных выходов устройства, входы "Выборка .кристалла" одноразрядных блоков памяти каждой строки матричного накопителя, объединены и подключены к соответствующему выходу блока задания режимов выборки, информационные входы одноразрядных блоков памяти объединены и являются информационным входом устройства, входы записи-чтения одноразрядных блоков памяти подключены к соответствующим выходам блока формирования сигналов записи, входы мас; ки и разрешения записи которого являются одноименными входаии устройства, входы "Адрес строки", вход выборки, вход разрешения записи-чтения, вход "Выбор всех блоков памяти" блока задания режимов выборки являются одноименными входами устройства, выход мультиплексора является информационным выходом устройства, управляющий вход мультиплексора является входом "Битовый Формат" устройства.груе 7 е Угкц" Составитель В, РудакТехред И.Дидык Петров Редак ктор С. Шевк каз 1164 Тираж 484 ПодписноеНИИПИ Государст ета по изобретениям и открытиям НТ СССРа, Ж, Раушская наб., д, 4/5оизводственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 1 при ГК венного комит113035, Москв