Оперативное запоминающее устройство

(5)5 С 11 С 11/00 ГОСУДАРСТЕ ЕН+)И КОЛИТЕТПО ИЗОБРЕТЕНИЯА И ОТКРЬТИЯФЗГРИ ГКНТ СССР ОГ,"САНКЕ ИЗОБРЕТЕКИЯ А 1 1 Р К АВТО Р ь . КОМУ С В"ДЕТЕЛ Ь СТВУ(56) Авторское свидетельство СССРМ 298070, кл. 6 11 С 19/00, 1971.Авторское свидетельство СССРМ 1264240, кл, 6 11 С 11 ИО, 1986.(57) Изобретение относится к вычислительной технике и может быть использовано при построении запомнающих устройств, Целью изобретения является гьовышение прозводителььости запоминающего устройства. Устройстео содержит адресный регистр 1, разделенный на старшую 2 и младшую 3 части, адресный вход устройства Изобретение относится к вычислительной технике и 1 ложет быть использовано при построении запоминающих устройств.Целью изобретения является повышение быстродейст.:ья устройства.Устройствь содержит (фиг. 1) адресный рег.стр 1, разделенный на старшую 2 и младшую 3 части, адресный вход устройства 4, информационные входы 5 устройств, группу ксммутагоров 6 входных данных, регистр 7 входных данных, группу коммутаторов 8 выхсдныхдэнных, регистр 9 выходных данных, группу накопителей 10, прссбрэзователь кода старших разрядов адреса 11, пресб" ззвэтель кодл мл;дшх разрядов адРсэ 12, б",ок ко 1;мутатор.". адреса 13, у 1 рл 1 ль;аьц 11;: 1;, пс о раас:;этзля стэГ)- в 1 х х ся)сл -ч с" 1 ма ъстро.1 Гс 1, инь 1 гормацьфо,ныс вь- оды 15 уст йст.г 1, вход 16 записи адсеса уи рЕста, вход 17 эвле(19) ы(1)Ф Ъ,фе ю У ф 1 1 1 4, информационные входы 5 устройства, группу коммутаторов 6 входных данных. регистр 7 входных данных, группу л:ммутаторов 8 выходных данных, регистр 9 выходных дань,х, группу накопителей 10, преобразователь старших разрядов адреса 11, преобразователь младших разрядов адреса 12, бло, коммутзторов адреса 13, упрзвляюший вход 14 режима преобразователя старших разрядов устройства, информационные выходы 15 устройстс,э, входы 16 записи эдс.са устройства, вход 17 управления выводоминформации устройства, вход 18 управления записью устройства, вход 19 управления .ыводсм информации усгройства. За счет испсльзования преобразования эд",зса устраняются конфликты обреценя х ОЗУ при считывании вектор-строки и вектор- стол )ца, что повышает производ;ельность запоминающего устройства, 4 ил., 2 табл. н;д вводом информации устройствз, вхо18 управления записью устройства, вход 1уьравления выводом информации устройства,Преобразователь старших рэзрядов 11 (фиг, 2) содержит первую 20 и вторуо 21 группу блоков элементов И, группу 22 блоков элементов МОНТАЖНОЕ ИЛИ, группу 23 сумматоров.Преобразователь младших разрядов ад.- реса 12 (фиг, 3) содержи 1 суглматоры 24 25.Блок коммутаторов 13 (фпг, 4) ссдержт комлутэтор 26.Устрос во работает следуьощм образом.Адрес, поступающий нз вход 4 устройстьэ, 3:11 о 1 на 1 Тсл Б эдпеснол 1 рсГ,с 1 ре 1, Гьлад ая часть 3 регистра, дреса определя 11 ол.ср накопиеля 10, а сарь 1;я чась но; ср ячейки в выбранном нэкопь 11 еле 10.Младшая часть адреса содзр),.и) ; =- 1 Оо 1р (:)оядо(, з ст.".;чая - 2 " ез(о(1,.,0, Д);обаспече(п(; одг(овр-:(,-". и и,(10 рк ле;онтов массива в рлзл(чх г)осг,.(овательностлх с Аорм.;том доступа М 5при (оняес.". и)Собра:т ):)ние с да старшей2 и л(ладшс( 3 (астей адресг(0(о регистра 1,Пеобоазоэаиг лдосс,", псоиз (О;тсл кокпри загиси, так и при лен. (. Преобразователь старши т р,.зрядоо,.(-,ее ) 11 в загси бмости от значения сигналов науправлтое;их входах 14 ре)х(,та устройствавыдает на соотвегстоуго.;(о скады блокакоммутаторов адреса 13 про)бразовань;екоды ста 1)шей части 2 а(пресого ре истра 1. 15В табл. 3 представлены релкимы раооты устройства ь зависимости от кода сигналов навходах 14В пг:,образователях кода младших разрядов адреса 12 разоядность сумматоров ".Оравна 1(к 30 о,М), Код старше(1 части 2 адресного,".агистра 1 делится на две части по Кразрядов /Одна часть соотетствует л;падшей, а другая - стаощей части разрядовкода/. В преобразователе 12 код с выхода 25млады а,т части 3 адоесного рагистрз 1 суммируется с суммой двух частей старшей части 2 адоесного регистра 1,зависимости От значения преоэразОванного кода младшей части е реса осуществляетсч перераспределение данных ипреобра; овъч 0 ад)есов сташ-.т части 2Эд)ее с ГО регистоа 1 спеди нахОГ( (тслей 10Кроме ого, при считывании инфср(ивциипод воздействи;", (рео,разо,н.ого кода 35млад,".;( Части ).реса производится перераспрс.(: ление вь(хоцн(.(х донных с выхоомнакопителет 1 л(огкду вхсдал( регистрав ы ход( (ь(х да н г ь х3 табл. . показано рззл(е(ценив еекторз Ч, состоя(цего из 4 э)(аментов в Я(ейкахОЗУ, кото се ссстоит из ч-:ты.ах нс;ОГ гел ей г( о) ячеек в к з) кдо ю л,1 .Й и е 0 б х Од имо озместть в ОЗУ;ать(ое ква;):.(тны(ематрицы раз:;ерностж /;4/, а считыванио г("оиз:одить по с-оо;а:1 и столб(".чи./01/2, а посла подачи дреса /о /з наа(т)есн.;и вх (л,;от,;от-в и .(,.(п-,зНИЯ ПРОЦЕССОООМ С Г;(ааа Сч.т, ". " В Накопители 1, нз вт х,: будутсингаы элел;еты ехторст:.; з лзтрицы //(О), ь(4), /Д, Ц 12)/.аким обоазом,устройство позволя:т . аписа-ь квадратнугоматрицу /4 х 4/ в ОЗУ и сц.(ткэ" ".;Хторстро(;у, так и в ктор-с Го.-Н(гкал пропускну(о спо"ооность 037, что позволитпроизйсстл, наприлер, Операциго ул(ножения матриц без потери о(зоизводительн "стипроцессорэ, связанных с конфлктал(и, воз(4 икак)щи (и в накопителях ОЗУ. Число накопителей з ОЗУ зависит ог раз.,ерностинеобходим Гх процессору векторов-с,(ерзн- .дов и ОГ(ределяется еГО структуоой,Гаки( образо:, )а счет использованияпреоразовако адреса уст" Вя(отса конАпить( обре;цеиюОЗУ при счл)ывании:екгор-строки и вектор-столбца, что повы(ает Г(рсизводийгельносГь заг(омина(ощегоустройства.Оормула изобретенияОперативн "а за ) (Ина(огцее устройство, содар)к,1 гцее адресый рег(стр, группу .о;: утато.)в ,;с;,(: (х данных, регистр сходных даги 4.,(х, группу ко;(;,таторов выходньх та:(ых р гисто вь(хо цн ых ) вчных Гру) у на(о ,(теле 11, причем .(Нфор," (ацоннй вход адресного регистра является аг; р;сным входом устройства, вод уг(рлс.е(4 ия зап(1 сь(0 адрес (ого регистра явля;тся входом записи адреса у гройства, .Хсдь рзгист)а входи х дэн.(хвля(от,. ин,о;. (и, 4:(,л( Входами ус:ройства, а его .:Д тг(,) (,(е(4;.( з.:лись;о Рег(стРа вхоД- г:.д(г,; "Н(Ь(Х ЯВЛ.,ЕГСЯ ВХО,.0УП)ЗВЛЕНИЯ ви.;,; .;:л;,; (и уст,;йстеэ, ка)кдьйи., о:,;,-(:тьа,а, энных соеди н с Соо (,: о ц.л(; "; ионнь(мех;,.11/щ (Г), т 1.Ф,хнх(р ф(р4 (,) т(,;."(ь (, Вных1705870 Таблицйи тель копит Ч(2 Ч(5 "(8 Ч(15 Ч(17 Чг 20 9) Ч(27) Ч(ЗО Ч(Э. Ч:19 Н(42 Ч(45 4) 7) 52) бс) гд) Ч(5 Чб группы, выходы коммутэтсров выходных данных группы гое 1 ьнень с соот"ествул" щими вхо" Г ,и регистра входных данных, вход упра; ления зап сь,котс;:ого ,ляется входоуправления гцводом ип:Ьормэции устройсте , а выходы являются информао":оными вь.ходами устро .ствэ, О т л и ч а с щ с с с я тем, что, с целью повышение быстро,г,". т" ия устройства, Б ного в-.егенц пр-:.очаг,;.зо.=.,атель;:оа младших Оа,.рядов ад.е"а, и зоО:азователь кода старших разрядов адреса и блок коммутаторов адре:з, причем выход старших разрядов адр,.:;г:го регистра соединен с первым информационным входом преобразователя кода младших разрядов адреса и с информа,ионным входом преобразователя кода старших разрядов адреса, первый и второй управляющие входы ремсима преобрэзог,.этеля кода старши,". разрядов адреса являются соотвсгсгвенно первым и вторы ь 1 управляющими входами устройства, 5 выхг 1 д млэдь:их рэзрядоа а,оесного регистра соединен с вторым информационным входом преобоэзовэтеля кода младших разрядов адреса, выход преобразователя ксда младших рззпядоп соединен суправляющи ми гг;одами коммутаторов входных данных,коммутаторов выходных данных и блока , о; мутаторов адреса, выходы преобразователя кода старших разрядов адреса соедин.,ны с соответствующими 15 информационными входами блока коммутаторов адреса, выходы которого подключены к адоесным входам соответствующих накопии гелей.6 ф 4 4.;,==",л;-- фф УГ сТ 3,7,1 --Рп оаХ 3 й 7,Ыl 17( 73 Д- гг,- ВФ. Л с 1 ад 1 роизводстлчно-изда 10,ьсл 11 Гс кв 1 Ьснлт "Па ент, г, У%горо огюл.у ОЛ 7 ЛЕ Остагси гель Г. Анйсгеехред М,Цоргентзл 1 о 0 с;ом 11 те 1 а г 10 о.йэр ;55, МОСл с:а, Ж-.5,1, Ра,ч Под он 14 г. 1