Оперативное запоминающее устройство

Изобретение относится,к вычисли тельной технике и может быть использовано в многопроцессорных ЭВ 15Цель изобретения - упрощение устройства и увеличение быстродействия.На Аиг,1 приведена структурнаясхема оперативного запоминающего устройства для двухпроцессорных ЭВИ; нафиг.2 - структурная схема блока приоритета.Оперативное запоминающее устройст во содержит счетчик 1 адреса регенерации, блок 2 приоритета, первый коммутатор 3, элемент И 4, первый 5,второй 6 и третий 7 шинные формиро, ватели, триггер 8 регенерации, блок9 контроля четности, регистр 10адреса, входной регистр 11 информации, выходной регистр 12 информации,счетный триггер 13, регистр 14 ошибок, второй коммутатор 15, накопитель16, блок 17 контроля и исправленияошибок (КИО)счетчик 18 времени регенерации, триггер 19 состояния блок 2520 управления, триггер 21 команды,задающий генератор 22, первый 23,второй 24 и третий 25 входы запросаустройства, первые 26, вторые 27 итретьи 28 адресные-информационныевходы устройства, первые 29, вторые30 и третьи 31 информационные выходыустройства, вход 32 задания режимаустройства, триггеры 33, элемент И 34и преобразователь 35 кодов,Для упрощения на Аиг.1 не приведены цепи сброса и схемы Аормированияконтрольных разрядов выходной информации, входы которой подключают к выходам выходного регистра 12 информации, а выходы, - к информационным входам первого 5, второго 6 и третьего7 шинных формирователей, которые могут быть выполнены на основе ИМСК 531 АП 4 и К 58 ОВА 86 Блок 9 контроля четности может быть выполнен наоснове 1 П 1 С К 531 ИП 5. Регистр 10 адреса, входной регистр 11 информации ивыходной регистр 12 информации могутбыть выполнены на ИМС К 531 ИР 23. Накопитель 16 может быть выполненна50основе 1 МС К 565 РУ 5, Блок КИО 17 может быть реализован на большой интегральной схеме типа К 555 ВИ 1,Оперативное запоминающее устройство для двухпроцессорной ЭВИ работает55следующим образом.В исходном состоянии блок 20 управления не запущен, триггер 19 состояния, триггер 8 регенерации сброшены и работа блока 2 приоритета разрешена сигналом, поступающим с выхода триггера 19 состояния на вход разрешения работы блока приоритета, При отсутствии сигналов на входах запросов блока 2 приоритета сигналы с его выходов запрещают прохождение информации через коммутатор 3, шинные формирователи 5-7, а также работу элемента И 4Задающии генератор 22 формирует сигналы, которые подаются на вход счетчика 18 времени регенерации. На выходе его Аормируются сигналы с периодом, равным половине периода времени, в течение которого должен выпоЛяться цикл регенерации очередной строки. Сигналы с выхода счетчика 18 времени регенерации поступают на счетный вход счетного триггера 13, который устанавливаетсяв единичное состояние первым, третьим, пятым и т.д. сигналом с выхода счетчика. 18 времени регенерации и в нулевое состояние вторым, четвертым, шестым и т.д. сигналом с выхода счетчика 18 времени регенерации,При установке счетного триггера 13в единичное состояние сигналом с егопервого выхода, поступающим на входсинхронизации триггера 8 регенерации,,последний устанавливается в единичноесостояние, так как на его информационный вход подан уровень логическойединицы с входа 32 устройства. В исходном состоянии устройство остаетсядо тех пор, пока на одном или нескольких входах запросов блока 2 приоритета, т.е. на выходе триггера 8 регенерации, или одном из входов 23-25 запросов устройства не появятся сигналы.Появление сигнала на первом входезапроса блока 2 приоритета соответствует требованию выполнить регенерациюочередной строки накопителя. Появление сигнаЛа на втором входе запроса,являющимся входом 23 устройства, соответствует обращению к устройству одного из процессоров двухпроцессорной ЭВИ, например первого,Третий вход запроса, являющийсявходом 24 устройства, служит для подачи сигнала обращения от второгопроцессора, а четвертый, являющийсявходом 25 устройства, - от каналапрямого доступа в память. Гслисчетный триггер 13 установлен в "1",5 5 то запросу, поступающему на первый вход запроса блока 2 приоритета, присваивается наименьший приоритет, а запросу, поступающему на четвертый вход запроса блока 2 приоритета, наибольший приоритет. Тогда при подяче на входы запросов блока 2 приоритета одного или нескольких сигналов запросов будет обрабатываться только тот запрос, который имеет высший из поступивших запросов приоритет.Если обрабатывается запрос, поступивший на первый вход запрося блока 2 приоритета с выходя триггера Я регенерации, сигналами с выходов блока 2 приоритета, поступающими на управляющие входы коммутатора 3, включается первое направление коммутатора 3, на первый инАормационный вход которого поступает адрес регенерируемой строки с выхода счетчика 1 адреса регенерации и сигнала запроса с выхода триггера 8 регенерации. Одновременна сигнал с первого выхода блока 2 приоритета, поступая на первый вход элемента И 4, разрешает его работу. При отработке запроса от первого 23, второго 24 или третьего 25 входов запросов устройства через коммутатор 3 проходят сигналы соответственно с второго, третьего или четвертого вха. дов, являющихся входами 26-28 устройства. Одновременно сигналы второго, третьего и четвертого выходов , блока 2 приоритета, поступающие на управляющие входы первото 5, второго 6 и третьего 7 шинных Аормирователей, разрешают прохождение инАормации че, рез первый 5, второй 6 или третий 7 шинные Аормирователи (соответствующий входу, запрос от которого обрабатывается) на один из выходов 29-31 устройства.Сигнал запроса с выхода коммутатор 3 поступает на вход запуска блока 20 управления, который по этому сигналу Аормирует сигнал ня своем первом выходе, который, поступая. на вход установки в "1" триггера 19 состояния, устанавливает его в "1", запрещая тем самым работу блока 2 приоритета, который не изменяет состояния сигналов на своих выходах до тех пор, пока его работа не будет вновь разрешенаОдновременно сигнал с первого выхода блока 20 управления, поступающий на вход синхронизации триггера 21, команды, Аиксирует на нем код команды (чтение или запись), поступающий на 0442 6ега инАармяционный вход с выходовкаммутятсра 3. В цикле регенерациипроизводится выполнение команды чтения, так как в этом случае код команды с выхода коммутатора 3 ня инАормацианный вход триггера 21 команды не поступает и ня этом входе присутствует уровень логической "1",Указанный выше сигнал с первоговыхода блока 20 управления поступаеттакже ня управляющий вход регистра10 адреса, Аиксируя на нем адрес,по которому производится обращениек устройству и который поступает няинАармационньп вход регистра 10 адре.са с выхода коммутатора 3. Этот жесигнал, поступая на информационныевходы первого 5, второго 6 и третьего7 шинных формирователей и на второйвход элемента И 4, при обработке одного из внешних запросов через первый 5, второй 6 или третий 7 шинныйАармирователь, работа которого разрЕШЕНа ПРОХОДИТ На ОДИН Из ВЫХОДОВ29-31 устройства как сигнал о том,чта начата обработка поступившегона соответствующий вход 23-25 запроса. В случае обработки запроса оттриггера Я регенерации работа всехшинных Аормнравателей 5-7 запрещенаи разреп 1 ена работа элемента П 4. Сигнал с выхода этого элемента, поступая на вход установки в 0" триггера8 регенерации, сбрасывает его, тем35 самым снимая запрос с первого входазапроса блока 2 приоритета. Этот жесигнал, поступая на вход счетчика 1адреса регенерации, увеличивает егосодержимое на единицу, Измененное 40 содержимое счетчика 1 адреса регенерации используется в следующем циклерегенерации.Далее блок 20 управления формирует последовательность управляющих 45 сигналов, причем различия в этойпоследовательности, необходимые длявыполнения чтения или записи,.обуславливаются поступающим на вход задания режима блока 20 управления кода 50 команды с выхода триггера 21 команды,При этом как при записи, так и причтении блок 20 управления выдает управляющий сигнал на управляющий входкоммутатора 15, обеспечивая прохождение адреса, хранящегося в регистре10 адреса через мультиплексор на адресные входы накопителя 16. При записи и при чтении одинаково формируютсясигналы, подаваемые на входы управле 1580442ния накопителя 16, за исключением сигнала, определяющего запись, Этот сигнал Аормируется только при выполнении команды записи. На входы управления блока КИС 17 при записи подается последовательность сигналов, обеспечивающих Аормирование контрольных разрядов к поступающему на его инфор,мационные входы-выходы записываемому числу с выходов входного регистра 11 ,инАормации. Это же число поступает на соответствующие инАормационные входы накопителя 16, Контрольные разряды поступают в накопитель 16 с соответствующих входов-выходов блока КИО 17. При этом в режиме записи на входы управления входного регистра 11 инАормации поступают сигналы, обеспечивающие Аиксацию на этом ре" гистре записываемого числа, поступающего на его информационный вход с выхода коммутатора 3, а в режиме чтения выходы входного регистра 11 инАормации отключаются, т.е. пере водятся в состояние высокого выходного сопротивления.Подаваемые в режиме чтения на входы управления блока КИО 17 сигналы обеспечивают прием блоком КИО 17 у поступающей на его входы-выходы из накопителя. 16 считанной инФормации, контроля ее, исправления одиночной ошибки и выдачу исправленной информации в выходной регистр 12 инАормации, на котором она Аиксируется сигналом, поступающим на вход управления этого регистра, При этом, ес" ли включен один из шинных Аормнрователей 5, 6 или 7, считанная инАормация поступает через него на один из выходов устройства 29, 30 или 31. Если при чтении обнаружена ошибка, то на выходе блока КИО 17 Аормируется сигнал ошибки, поступающий на второй вход регистра 14 ошибок где наличие этой ошибки запоминаетсяРегистр 14 ошибок служит также для Аиксации ошибок по четности в поступающем в уст" ройство адресе (как при записи так и при чтении) и.инйормации (только при записи). Для этого входы блока 9 контроля по четности подключены к выходам коммутатора 3, с которых поступают адрес и инАормация, сопровож 55 даемые контрольными разрядами, Сигнал об ошибке по четности с выхода блока 9 контроля четности поступает на первый вход регистра 14 ошибок, где Фиксируется. Фиксацию сигнала ошибки по . четности в адресе и (или) инАормации обеспечивают стробирующие сигналы, поступающие на входы управления регистра 14 ошибок с выхода блока 20 управления, причем в режиме чтения строб Аиксации ошибки по четности в поступающей инАормации не Формируется. Сигнал с выхода регистра 14 ошибок, свидетельствующий о появлении при выполнении данного цикла одной из ошибок, через один из включенных шинных Аормирователей 5, б,или 7 (за исключением случая, когда отрабатывается запрос от триггера 8 регенерации) передается на один их выходов 29, 30, или 3 1 устройства как сигнал об ошибке в его работе, Этот же сигнал, поступая на вход установки в "1" триггера 21 команды, устанавливает его в "1", что при выполнении команды чтения ничего не меняет, а при записи переключает устройство на выполнение команды чтения, что предотвращает искажение инАормации в накопителе при неправильно принятых адресе или инАормации.После окончания выполняемого цикла на втором выходе блока 20 управления появляется сигнал, который поступает на вход установки в "0" триггера 19 состояния, и он сбрасывается, разрешая работу блока 2 приоритета. Блок 2 приоритета начинает анализировать наличие сигналов на своих входах запросов. Если таковые отсутствуют, то устройство переходит в исходное состояние, При наличии одного или нескольких запросов описанный цикл повторяется, при этом обрабатывается запрос, имеющий наивысший приоритет, среди поступивших.Работа блока 2,приоритета и блока 20 управления синхронизируетсяпоступающими на их входы синхронизации сигналами с выхода задающего генератора 22. фПри работе устройства при одновременном появлении запроса от триггера 8 регенерации и других запросов первый не будет обработан до тех пор, пока не будут обработаны все поступившие одновремечно с ним запросы, а,также запросы, поступающие во время их обработки. С одной стороны, это снижает время реакции устройства на запросы из-за отсутствия циклов реге" нерации при интенсивном потоке за9 15просов. С другой стороны, недопустиматакая задержка цикла регенерации оче.редной строки, которая может привестик искажению инАормации в накопителе,Если сигнал запроса на регенерациюочередной строки, сформированный посигналу с выхода счетчика 18 временирегенерации, не был обработан в течение одного интервала таймера, тогдаследующий сигнал с выхода счетчика 18времени регенерации сбрасывает счетный триггер 13, при этом состояниетриггера 8 регенерации не изменяется.Таким образом, на первый вход запросаблока 2 приоритета продолжает поступать сигнал запроса с выхода триггера8 регенерации. После окончания очередного цикла работы и сброса триггера 19 состояния работа блока 2 приоритета разрешается, но так как на еговход управления подан сигнал с второго выхода счетного триггера 13,который в это время сброшен, то порядок присваивания приоритетов изменяется по сравнению с описаннымНаивысший приоритет присваиваетсязапросу, поступающему на первый входзапроса, т,е. запросу от триггера8 регенерации. Следующий приоритетприсваивается запросу, поступающемуна четвертый вход запроса блока 2приоритета. Самый низкий приоритетприсваивается запросу, поступающемуна второй вход запроса блока 2 приоритета, Поэтому на выходе блока 2приоритета появляются сигналы, открывающие первое направление коммутатора 3 и разрешающие работу элементаИ 4, т.е. начинает выполняться циклрегенерации. В процессе выполненияэтого цикла сигналом с.выхода элемента И 4 триггер 8 регенерациисбрасывается, сигнал запроса с первого входа запроса блока 2 приоритетаснимается и не влияет на обработкусигналов запросов, поступающих наостальные входы запросов блока 2 приоритета,По очередному сигналу с выходасчетчика 18 времени регенерации устанавливается в "1" счетный триггер13, а за ним триггер 8 регенерации,и устройство продолжает работу, какописано выше.Формула изобретенияОперативное запоминающее устройство, содержащее счетчик адреса80442 10 5 10 15 20 25 30 35 40 45 50 55 регенерации, блок приоритета, первыйкоммутатор, первый и второй шинныеформирователи, регистр адреса, входпой регистр инАормации, блок контролячетности, выходной регистр инАормации,регистр ошибок, второй коммутатор,накопи-. ель блок контроля и исправления ошибок, счетчик. времени регенерации, триггер состояния, блок управления и задающий генератор, выход которого соединен с входом синхронизацииблока управления, входом синхронизации блока приоритета и входом синхронизации счетчика времени регенерации,выходы первого коммутатора соединеныс инАормационными входами входногорегистра инАормации, регистра адресаи входом запуска блока управления,первый выход которого соединен с входом синхронизации регистра адреса ис инАормационными входами первого ивторого шинных Аормирователей, второйвыход блока управления соединен с входом установки в 0" триггера состояния, выходы группы блока управлениясоединены с входами управления регистра ошибок, второго коммутатора, входного регистра инАормации, выходногорегистра информации, инАормационныевходы первого и второго шинных формирователей объединены и соединены свыходами выходного регистра информации, выход регистра ошибок соединенс информационными входами первого ивторого шинных Аормирователей, вьжодыпервой группы регистра адреса соединены с инйормационными входами первой группы второго коммутатора, выходы второй группы регистра адреса сое"динены с инАормационными входами второй группы второго коммутатора, выходы которого соединены с адреснымивходами накопителя, выходы входногорегистра информации соединены с входами-выходами блока контроля и исправления ошибок, выход блока контролячетности соединен с первым инАорма"ционным входом регистра ошибок, вьГход сигнала ошибки блока контроляи исправления ошибок соединен с вторым инАормационным входом регистраошибок, выход триггера состояния соединен с входом разрешения работы блока приоритета, второй вход запросакоторого соединен с инАормационнымивходами второй группы первого коммутатора и является первым входомзапроса устройства, третий вход запроса блока приоритета соединен с.35 158044 инАормационными входами третьей груп- пЫ первого коммутатора и явпяется вторым входом запроса устройства, информационные входы второй и третьей групп первого коммутатора являются соответственно первыми и вторымиаДресными инАормационными входами устройства, выходы первого шинного Аррмирователя являются первыми инфррмационными выходами устройства, входы второго шинного формирователя являются вторыми инАормационными выходами устройства, о т л и ч а ю - щ е е с я тем, что, с целью упрощения устройства и повышения быстродействия, в него введены триггер регенерации, счетный триггер, триггер команды, элемент И и третий шинный Аормйрователь, выход переполнения счет О чИка времени регенерации соединен с вкодом синхронизации счетного триггера, прямой выход которого соединен с входом синхронизации триггерарегенерации, инверсный выход счетного триггера соединен с входом управления блока приоритета, выход триггера регенерации соединен с первым входом запроса блока приоритета и информаци онными входами первой группы первого коммутатора, выходы счетчика адреса регенерации соединены с информационными входами первой группы первого коммутатора, четвертый вход запроса блока приоритета соединен с информационными входами четвертой группы первого коммутатора и является третьим входом запроса устройства, выходы группы блока приоритета соединены с управляющими входами первого коммутатора, первый выход блока прио ритета соединен с первым входом элемента И, второй, третий и четвертый выходы блока приоритета соединены с управляющими входами первого, вто 2 12рого и третьего шинных Аормирователей соответственно, второй вход элемента И соединен с первым выходом блока управления, выход элемента И соединен с входом установки в "О" триггера регенерации и входом синхронизации счетчика адреса регенерации, выходы группы блока управления соединены с входами обращения и записи-чтения накопителя, входами управления блока контроля и исправления ошибок и с информационными входамн третьего шинного Аормирователя, первый выход блока управления соединен с входом синхронизации триггера команды, с информационными входами третьего шинного формирователя и с входом установки в "1" триггера состояния, выходы первого коммутатора соединены с входами блока контроля . четности и с инАормационным входом триггера команды, выход которого соединен с входом задания режима блока управления, выходы выходного регистра инАормации соединены с инАормационны" ми входами первого, второго и третьего шинных формирователей, выход регистра ошибок соединен с входом установки в "1" триггера команды и с информационными входами третьего шинного формирователя, выходы входного регистра информации соединены с инАормационными входами-выходами накопителя и с информационными входами выходного регистра инАормации, выходы третьего шинного Аормирователя являются третьими инАормационными выходами устройства, инАормационный вход триггерарегенерации является входом задания режима устройства, инАормационные входы четвертой группы первого коммутатора являются третьими адреснымиинформационныин входами устройства.