Запоминающее устройство

союз соВетскихСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 5381 А 1 505 6 11 С 11 САНИЕ ИЗОБРЕТЕНИЯ 87,. тельно в х выния уст- дермяти, ния,(Л 6 д ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТ(57) Изобретение относится к вычислиной технике и может быть использоваконвейерных процессорах электроннычислительных машин. Целью изобретеявляется повышение быстродействияройства. Запоминающее устройство сожит первый 1 и второй 2 блоки папервый 3 и второй 4 элементы сравне первый 5 и второй 6 коммутаторы. Записываемая информация подается на информационный вход 7 устройства, Адрес первого считываемого операнда подается на первый адресный вход 8 устройства, адрес второго операнда - на второй адресный вход 9 устройства, а адрес для записи результата - на третий адресный вход 10 устройства, На вход 11 управления записью устройства подают сигнал записи. С информационных выходов 12 и 13 устройства считывают адресуемые операнды, В предлагаемом запоминающем устройстве запись нового значения даннь 1 х в регистр блоков памяти и чтение этого нового значения в качестве одного из операндов выполняются параллельно, что повышает быстродействие запоминающего устройства. 1 ил,в устройство через информационный вход7. Первый операнд Ох.1 выводится через первый информационный выход 12 устройства, а второй операнд Овых.г - через второй информационный выход 13 устройства. Запись информации происходит одновремен. но в блоках 1 и 2 памяти в регистры с одинаковым адресом по сигналу записи, поступающему на вход 11 управления записью устройства. Одновременно в операционномблоке процессора не показан) фиксируют считанные с выходов 12 и 13 запоминающе-о устройства значения операндов, устанавливают новые значения адресов А 1 и А 2 50 Изобретение относится к вычислительной технике и может быть использовано вконвейерных процессорах электронных вычислительных машин,Целью изобретения является повышение быстродействия устройства.На чертеже приведена схема предлагаемого запоминающего устройства.Запоминающее устройство содержитпервый 1 и второй 2 блоки памяти, первый 103 и второй 4 элементы сравнения, первый 5и второй 6 коммутаторы. Информационныйвход 7 устройства соединен с информационными входами блоков 1 и 2 памяти и вторы,ми информационными входами первого и 15второго коммутаторов 5 и 6. Первый адресный вход 8 устройства соединен с первымвходом элемента 3 сравнения и входом адреса чтения первого блока 1 памяти. Второйадресный вход 9 устройства соединен с первым входом элемента 4 сравнения и входом.адреса чтения второго блока 2 памяти. Третий адресный вход 10 устройства соединенс входами адреса записи блоков 1.и 2 памяти и вторыми входами элементов 3 и 4 сравнения. Сигнал записи подают на вход 11управления записью устройства. Выходыблоков 1 и 2 памяти подключены соответственно к первым входам первого 5 и второго6 коммутаторов, выходы которых являются 30соответственно первым 12 и вторым 13 информационными выходами устройства,Запоминающее, устройство работаетследующим образом.Для выполнения конвейерной обработки данных необходимо во время каждоготакта его работы извлечь из запоминающего устройства два операнда для текущейоперации и записать в него результат обработки по предыдущей операции. Для этого 40На адресный вход 8 устройства подают адрес А 1 чтения первого операнда, на адресный вход 9 - адрес А 2 чтения второгооперанда, а на адресный вход 10 - адрес АЗзаписи результата предыдущей операции. 45Записываемая информация Овх поступает операндов, а операционный блок начинает вырабатывать на основе считанных операндов новый результат, который поступает на информационный вход 7 устройства и записывается в следующем такте. По окончании сигнала записи происходит установка нового значения адреса АЗ,Если адрес записи АЗ не совпадает ни с одним из адресов операндов Л 1 и А 2, то сигналы с выхода элементов 3 и 4 сравнения поступают на управляющие входы коммутаторов 5 и 6 и пОдключают выходы коммутаторов к их первым входам.Если адрес записи АЗ совпадает с одним из адресов чтения, например адресом А 1, то на выходе элемента 3 сравйения появляется сигнал, переключающий коммутатор 5 на прием информации с второго информационного входа. При этом максимальная задержка выдачи первого операнда Овых.1 мала и равна сумме задержек элемента 3 сравнения и коммутатора 5. Поэтому первый операнд появляется на информационном выходе запоминающего устройства одновременно с вторым.. Таким образом, в предлагаемом запоминающем устройстве запись нового значения данных в регистр блоков памяти и чтение этого нового значения в качестве одного из операндов выполняются параллельно и одновременно, что.повышает быстродействие запоминающего устройства.Формула изобретения Запоминающее устройство, содержащее первый и второй блоки памяти, информационные входы которых объединены и являются информационным входом устройства, и первый коммутатор, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия устройства, в него введены первый и второй элементы сравнения и втррой коммутатор, причем вход адреса чтения первого блока памяти объединен с первым входом первого элемента сравнения и является первым адресным входом устройства, вход адреса чтения второго блока памяти объединен с первым входом второго элемента сравнения и является вторым адресным входом устройства, второй вход первого элемента сравнения объединен с , вторым входом второго элемента сравнения и входами адреса записи первого и второго блрков памяти и является третьим адресным входом устройства, выход первого блока памяти подключен к первому информационному входу первого коммутатора, выход второго блока памяти .- к первому информационному входу второго коммутатора, вторые информационные входы первого и второго коммутаторов обьедиСоставитель Г, АникеевТехред М.Моргентал Корректор С. Шевкун,Редактор А. Лежнина Заказ 4166 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб 45 Производственно-издательский комбинат "Патент", г. Ужгород. ул. Гагарина, 101 5 1695381 6Фнены и подключены к информационному . онным выходом устройства, выходвторого" входу устройства, управляющий вход перво-,. коммутатора - вторым информациойным гокоммутатораподключенквыходупервого выходом устройства, вход управления заэлемента сравнения, управляющий входписью первого блока памяти обьединен с .второго коммутатора, подключен к выходу 5 входом управления записью второго блока второго элемента сравнения, выход первого памяти и является входом управления закоммутатора является первым информаци- писью устройства,