Устройство для умножения

оц 662939 ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскнкСоцрелнстнческнвРеспублик(22) Заявлено 070177(21) 2441679/18-24 С Об Г 7/39 с присоединением заявки Мо Государствеииый комитет СССР по делам иэобретеиий и открытийДата опубликования описания 1505,79(Киевский ордена Ленина политехнический71) ЗаяВИТЕЛЬ институт им. 50-летия Великой Октябрьскойсоциалистической революции 54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислитель-. ных машинах, вычислительных средах, специализированных вычислителях, работающих в реальном масштабе времени,е Известно устройство для умножения, содержащее сумматор, регистры операндов и результата 1, 10Данное устройство обладает низким быстродействием при работе в реальном масштабе времени, когда операнды Й результат поступают в устройство и выдаются из него поразрядно, качи ная со старших разрядов.Наиболее близким по технической сущности к предлагаемому является устройство, содержащее накапливающий и комбинационный сумматоры, регистры 20 первого и второго операндов, выпол- ненные на Ос триггерах, блок анализа разрядов, регистр сдвига, причем выходы старших разрядов накапливающего сумматора соединены с информационными входами блока анализа разрядов, управляющие входы которого соединены с первой управляющей шиной,а выходы - с выходной шиной, выходы комбинационного сумматора соединены с ннформа ционными входами регистра первого операнда,. выходы которого соединены с информационнымй входамй регистра второго операнда, выходы которого соединены с первой группой информационных входов комбинационного сумматора, первая управляющая шина, кроме того, соединена с первым управляющим входом накапливающего сумматора и с управляющим входом регистра сдвига, вторая управляющая шина соедине-: на со вторым управляющим входом накапливающего сумматора и с управляющими входами первого и второго ретистров операндов 2.Однако данное устройство также обладает невысоким быстродействием.Целью изобретения является повыше- ние быстродействия устройства. Поставленная цель достигается тем, что в устройство введены два коммутатора, причем информационная шина устройства соединена с первой группой входов первого и второго коммутатора, вторые группы входов которых соединены соответственно с выходами ре-гистра первого операнда и регистра сдвига, выходы первого коммутатора соединены со входами накапливающего(5) 65 ви Яф 3 662939 4 сумматора и ичер м выход первого раз- При каждом 1-м цикле вычисления рЯда первого коммутатора соединен в регистре 1 единица находится в со входами первых шести разрядов (21+1)-м,разряде, т.е. в нем записано накапливающего сумматора, выходы вто- число +4. рого коммутатора соединены со второй В первом такте по сигналу в синхрогруппой информационных входов ком- низир;ющей шине 11 на входные шины 9 бинационного сумматора. принимается цифра а;, т.е, : 1-я послеНа фиг.1 приведена структурная схе-запятой цифра сомножителя А, Она ма устройства умножения, на фиг.2 - поступает на управляющие входы комму пример выполнения блока анализа раз татора 2 и, в зависимости от того, рядов. какое значение 1, 1, 2 или 2 приниУстройство содержит сдвигающий 10 мает а на сумматор 4 выдается прярегистр 1, первый коммутатор 2, ре- мой, дополнительный, удвоенный пря-. гистр первого операнда 3, накаплива- мой или удвоенный дополнительный код ЮЩий сумматор 4, регистр второго опе- числа В, 1,хРанЯщийсЯ в этом таКте на ранда 5, второй коммутатор б, комби- .регистре 3. Одновременно с этим цифра национный сумматор 7, блок анализа 18 а(, с помощью коммутатора б управляразрядов 8, входную шину 9, выходную ет аналогичным образом выдачей на шину 10, первую 11 и вторую 12 управ- сумматор 7 кода регистра 1. Таким обляющие шины, элементы И 13 и ИЛИ 14, разом, после снятия сигнала в шине входящие в состав блока анализа раз в соответствии с (5) и (6) на сум 20маторе 4 образуется код Н;, в регист-.В предлагаемом устройстве сомно- ,ре 3 - код Л, а в регистре 5 - кодВ; жйтели А и В и результат Х представ . Второй такт аналогичен первому. В лены в избыточной позиционной одно- этом такте по сигналу в шине 11 на родной системе счисления с основанием входные шины 9 поступает цифра Ь;, 4 и.естественным порядком весов, .т.е. ц т.е. 1-я после запятой цифра сомножителя В. В результате, после снятиямг А=,Е а 4- 4; 6 (,21,2, В третьем такте, по сигналу в шине На входных шинах 9 и выхо ныхходных шинах . 12, блок анализа разрядов 8 в соот-. 10 применено пространственное коди ветствветствии с (9) ф р ру рование. Наличие единицы на шинеормирует и выдает навыходные шины 10 очередную цифру 1,2,3,4 соответств ет со твеуо тственно результата х( г . После снятия сигиацифрам 1,2,1,2. Нулю соответств етУ о ветствует, " .: ла в шине 12 единица в регистре 1 ока" отсутствие сигнала на всех шинах, зывается сдвинутой на два разряда Вычисления в устройстве ведутсяпо 40 в р ввправо, а в сумматоре 4 получаем следующему алгоритму: число В; (10). Вычитание хиз сосходное состояние:. 1-ггдержимого сумматора 4 Н( прй этомо- о о (4) " совмещено во времени со сдвигом. Не- В каждом 1.-м цикле: Первый такттрудно убедиться, что на сумматоре 4 Н =к +445 будет получен тот же результат йСРоВ, 1 если вместо непосредственного вычита- АсА ФФния Х;при сдвиге в первый разэяд1 ф 4 О;(Ц " сумматора 4 переписывать значение не Второй такт: с третьего, а с четвертого разряда. 4-2 А, 50 В предлагаемом Устройстве задержка появления старшей цифры результаЭ;=3; 4 Ь-та на выходе составляет два цикла, Третий тактЪт,е, для пОлучения точного результа;. 2, если Н; с,1,та Умножения двух )/2-разрдных чи, если -1,1 сН;с -0,1М сел необходимо выполнить 2+) циклов Х;. - О, если -О, 1 с Н; с О, 1вычисления (как известно, точный 1, если 0,1 сН;с 1,1 результат умножения двух )/2 -разряд- если 1 1 сН, (9) ных чисел содержит ф РазРЯДов), ЕслИже достаточно /2 старших разрядов=( -Х 1 ) Оо) результата, то для этого необходимо где А; и В; - сомножители А и В, предвыполнить 2+/2 циклов. В общем слуставленные только 1 старшими разряда- чае, устройство дает возможностьвычислять результат с произвольнойВ исходном состоянии, в соответст разрядностью В/2 (фгсб/2 (с(, ). Для и с (4), в регистрах 3 и 5 и в сум этого нужно выполнить 2+В/г циклов торе 4 записанй нули. вычисленияПри этом погрешность не0000101000000 0000000101000 сумматор 4коммутатор 2сумматор 4 регистр 5 0100000 коммутатор 6 0000100 0000101101000 сумматор 7 0100100 Третий такт блок 8.,блок 8(на выходе) 0000 Хо:.0сумматор 4 0010110100000 регистр 1 0000001 Третий цикл 0010110160000 регистр 5 01010002 1111111111100 коммутатор 6 1111111 0010101111100 . 0100111 сумматор 4 к оммут ат ор Первый тактаЭ= . сумматор 4 Второй такт 00101011111002 0000000100111 сумматор 4коммут атар сумматор 4 0010110100011 Третий тактблок 8 блок 8(на выходе)1000 Х 1 1сумматор 4 0011010001100 Четвертый цикл Третий тактблок С блок 8(на выходе) 0100 Х 2 2сумматор 4 1101000110000 5превышает единицу старшего отбрасываемого разряда. Работа устройства на числовомпримере для значений А-(с),221 четв=39/64 десятичн, В=,211 четв.=37/64 десятичн. иллюстрируется прилагаемой таблицей, где получен результат Х=АВ:, 12 Т 211 четв,ф 1443/4096 десятичн. В данном примереразрядность операндов А и В равнатрем, т,е. начиная с четвертого цикла,цифры операндов, поступающие на вход, равны нулю, Следовательно, в четвер" том и во всех последующих циклах вычисления коды на сумматор 4 не выдаются и его состояние изменяется только в третьем такте во время сдвига.5 Поэтому первый и второй такт этих циклов не отражен в таблице. Кроме того, в этих циклах, в таблице, не указано состояние регистров устройства, поскольку их содержимое уже не мбжет О влиять на результат.662939 Продолжение таблицы Пятый цикл Третий тактблок бл ок(на выходе) 0010 Хз:1сумматор 4 1100011000000 Шестой цикл Третий тактблок 8 блок 8(на выходе) 0010 Х= 1сумматор 4 0000000000000 Третий тактблок 8 блок 8 Таким образом, для того, чтобыпри умножении чисел А и В, содержащих подвоичных разрядов (или, чтото же самое, по/Я разрядов в системе счисления с основанием 4) получить результат с точностью до Я двоичных разрядов (или, что то же самое,Б/2 разрядов в системе с основанием 4)в известном и предлагаемом устройственеобхбдймо выполнить "соответственно2+Я и 2+52 циклов вычисления. Поскольку длительности циклов в предлагаемом и известном устройствах одинаковы, то, следовательно, предлагаемоеустройство превосходит по быстродействию известное почти в два раза. Например, при вычислении результата с .,точностью до 40 двоичных разрядовпредлагаемое устройство дает выигрышв быстродействии по сравнению с известным в2+5 42К= - = =1,9 раза,25/2 22 Формула и зобрет ени яУстройство для умножения, содержащее накаплйвающий и комбинационный сумматоры, регистры первого и второго операндов, выполненные на Р 1 триггерах, блок анализа разрядов, регистр сдвига, причем выходы старших разряд(рв накапливающего сумматора соединены с информационными входами блока анализа разрядов, управляющие входы . которого соединены с первой управляющей шиной, а выходы - с выходной шиной,. выходы комбинационного аумматора соединены с информационными входами регистра первого операнда, выходы которого соединены с информационными входами регистра второго операнда, выходы которого соединены с пер вой группой информационных входовкомбинационного сумматора, первая 30 управляющая шина соединена с первымуправляющим входом накапливающего .сумматора и с управляющим входомРегистра сдвига, вторая управляющаяшина соединенасо вторым управляющим 35 входом накапливающего сумматора и суправляющими входами первого и второго регистров операндов, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в устройство40 введены два коммутатора, причем информационная шина устройства соединенас первой группой входов первого ивторого коммутаторов, вторые группывходов которых соединены соответ ственно с выходами регистра первогооперанда и регистра сдвига, выходыпервого коммутатора соединены со входами накапливающего сумматора, причемвыход первого разряда первого коммутатора соединен со входами первыхшести разрядов накапливающего сумматора, выходы второго коммутатора соединены со второй группой информационных входов комбинационного сумматора.Источники информации, принятые во 55 внимание при экспертизе1. Авторское свидетельство СССР9 451071, кл. С 06 Г 7/39, 1974.2, Авторское свидетельство СССР9 603989, кл, С 06 Г 7/39, 1978.