Патенты с меткой «множителя»

Номер патента: 222007

Опубликовано: 01.01.1968

Автор: Бод

МПК: G06F 7/52

Метки: дешифратор, множителя

...результате чего упрощается его функциональная схсъта.На чсвтен;с изооражеца блок-схема предложенного дешифратора.Схема содержит упрощенный сумматор 1, собственно дешифратор 2, ячейку 3 запоминания переноса,Эта схема основана на результатах аналиедм ет и етения жащий сумор множитеса, отличатоия устройстсоединен со ющий выход одом ячейки Дешифрат 25 матор, двухр ля и ячейку щшк тем, ч в выот р входом деш 30 которого сор множителя, содеразрялный дешифратзапоминания переното, с целью упрощенезультат сумматорафратора, соответствудцнен с одним вх Предлагаемая схема детеля может использоватьчислительных машинах,менно применяется умножда множителя в каждомпри раооте в дополнителДсшифраторы множителяПредложенный дешифрличается тем, что выходтора...

Номер патента: 717764

Опубликовано: 25.02.1980

Автор: Скрипицына

МПК: G06F 7/39

Метки: множителя, п-разрядов, умножения

...в прямом коде без сдвига .(блок 17 упрввляющий вход 22 для чу,лв 7). Так квк при Этом возбужденвход 25 блока 20, то нв его выходахкоммутируется обратный код числа, цо-данного на его входы, которое, передаваясь в сумматор 8, вычитается, из за-.фиюированного вам результата 8 М,8 Я ЗЯ, 8 Я 2 Я ипи 8 Я М для числа4,8,6 и 7 с(хйэеМственно, Я - миолцьмое) :.:.:Если-"пять младших разрядов множи"теля составляют одю из чисел 12 - 1928 - 31, 20 - 27, то аналогичным образом сйгналами уйфавлеййя"с вйходовблока 9 на входы 28, 29 и 30 черезблоки 16, 15 р 19 передается"Мюййюе,"умноженное на 16, 32 илй 24 соответственно. Если эти пять разрядов множителя составляют число 17 или 28, то"затем возбуждаются выходы 28 й 22блока 9, и через блоки 17 и...

Номер патента: 741265

Опубликовано: 15.06.1980

Автор: Скрипицына

МПК: G06F 7/39

Метки: множителя, разрядов, умножения

...реализуя операцию (2 Р+1) М 22 ф"к четвертый сигнал управления, подаваемый на коммутатор 6, при сваив ает данному числу Вк в соответствии со значением (1 к+1)-ым разрядом множителя+ , если хЕ=Ои- , если х 0, = 1; нужный. знак, в результате чего в сумматор 2 передается значениеВ. =+ (2 Р +1)М 2 б 2 фкУмножение на данный п-разрядныи множитель осуществляется за к тактов, в каждый из которых аналогичным образом вырабатывается один из членов В.Пример работы устройства для случая и = 11 (фиг.2). При этом устройство содержит регистр 1 мноЖителя, сумматор 2, блок .3 управления, блоки умнОжения множимого на константы 1,3,5 и 7 соответственно 4 А,4,4 э и 44, блоки элементов 5 А,52,5 э и 54 для выдачи содержимого блоков 4,4 4 и 4 4 умножения...

Номер патента: 750487

Опубликовано: 23.07.1980

Автор: Скрипицина

МПК: G06F 7/52

Метки: множителя, разрядов, умножения

...множителя, выходы т 1 разрядов которого соединены со входами блока 4 Р управления, с блоков произведения мнажимого на константы (2 ря+1) (гдеа -гпО 1 ь (г" ", 2, К 3, Е - О -К, рт 0,1, , Ч, -1, причем выходы-го блока произведения мнякимогоф 5 Источники информации принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 255648, кли 6 06 Г 7/54 1968 и 2. Заявка М 2495731/18-24 кл. б 06. Г 7/39 1977, 5 750487 ьна константу (2 +1), (где 10-2"1-1) соединен с информацношььшвходами блоков выдачи в сумматор произведения множимого на константу со сдвигом на 2 разрядов влево и без сдвига,выходы которых соединены со входамисумматора, о т л и ч а ю щ е е с ятем, что с целью расширения областиприменения путем выполнения...