Устройство для умножения

О П И С А Н"И И,и завсет 1 нИ"йИ ВТОРИЧНОМУ СВИДВТЕИЬСе ееУ тщ 675422 Союз Соввтскмн Соцмалмсткцескмн РеспубликДополнительное к авт Заявлено 01.04.77 (Б рнсоединением заявки Приоритет санд ву24 б 9543/18-24 бР 7 Государственный немет СССР на делам нзабретеннй н еткрытнй(088.8) ата опубликования сания 29,07,7(72) Автор изобретения С. И. Скрнпицина Московский ордена Трудового Красного Знамени инженерно-физический институт 71) Заявитель УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯИзобретение относится к вычислительной техникеи может быть применено в арифметических устройствах цифровых вычислительных ма.Шин, особенно в случаях повышения требованийпо быстродействию,Известно устройство, состоящее из сдвиговых 3регистров множимого и множителя и сумматора,.в которых операция умножения реализуетсяпутем сдвига регистров множимого н множите.ля и многократных сложений в сумматоре множимого, сдвинутого на определенное число разрядов, определяемое положением единиц в разря.дах множителя, с частнымн произведениями, хранящимися в сумматоре 111,Недостаткомэтого устройства. является низкое быстродействие.15Наиболее близкое к предлагаемому изобрете.нию устройство содержтп сумматор, регистрмножителя, регистр множимого, блок умножения множимого на три; блок управления, входыкоторого соединены с выходами пяти младших Зтразрядов регистра множителя, блок выдачи всумматор множимого в прямом коде без сдвига,блок выдачи в сумматор множимого в прямом коде со .сдвигом на один разряд влево, блок выдачи в сумматор множимого в прямом коде сосдвигом на два разряда влево, блок выдачи всумматор множнмого в обратном коде, информационные входы которых соединены с выхода.ми регистра множимого, управляющие входыуказанных блоков соединены соответственно спервым, вторым, третьим и четвертым выходами блока управления, а их выходы - с входа.ми сумматорат блок выдачи в сумматор утроенного множимого в прямом коде, блок выдачив сумматор утроенного множнмого в обратномкоде, блок выдачи в сумматор утроенного мно.жимого в прямом коде со сдвигом на два разряда влево, информационные входы которыхсоединены с выходами блока умножения множимого на три, управляющие входы указанныхблоков соединены соответственно с пятым, шес.тым, седьмым выходами блока управления, а ихвыходы - с входами сумматора, блок выдачив сумматор утроенного мчожимого со сдвигомна один разряд влево, информационные входыкоторого соединены с выходами блока умноже.ния множимого на три, первый и второй управ.3ляюшие входысоотььетствеьпьо с восьмььм идевятым входами блока управления, а выходсо входом сумматора 2)Недостатком такого устройства является ниэкое быстродействие,Цель изобретения - повьнпение быстродейст.вия.Лля этого в устройство введены блоки выда.чн в сумматор множимого в прямом коде сосдвигом соответственно на три, четыре и пять ь 0разрядов влево, блок выдачи в сумматор утроенного множимого в прямом коде со сдвигом натри разряда влево, причем информационныевходы блоков выдачи в сумматор множимогов прямом коде со сдвигом соответственйо на 15три, четыре и пять разрядов влево соединены свыходами регистра множимого, управляющиевходы указанных блоков соединены соответст.венно с десятым, одиннадцатым и двенадцатымвыходами блока управления, а их выходы - с 2 овходами сумматора, информационный вход блока выдачи в сумматор утроенного множимогов прямом коде со сдвигом на три разряда влево соединен с выходом блока умножения множимого на три, управляющий вход - с тринад. 25цатым выходом блока управления, а выход -с входом сумматора, управляющий вход которо.го соединен с четырнадцатым выходом блокауправления.На чертеже дана блок-схема предлагаемого . ЗОустройства для умножения.Устройство содержит регистр 1 множимого,блок 2 умножения множимого на три, регистр3 множителя, сумматор 4, блок 5 выдачи в сум.матормножимого в прямом коде, блок 6 выда.чи в сумматор множимого в обратном коде,блок 7 выдачи в сумматор множимого в пря.мом коде со сдвигом на один разряд влево,блок 8 выдачи в сумматор множимого в пря.мом коде со сдвигом на дьа разряда влево, блоки 409-11 выдачи в сумматор множимого в прямомкоде со сдвигом соответственно на три, четыре,пять разрядов влево, блок 12 выдачи в сумматор утроенного множимого в прямом коде,блок 13 выдачи в сумматор утроенного множимого в обратном коде, блок 14 выдачи в сум.матор утроенного множимого в прямом коде сосдвигом на один разряд влево, блок 15 выдачив сумматор утроенного множимого в прямомкоде со сдвигом на два разряда влево, блок16 выдачи в сумматор утроенного мпожимогов прямом коде со сдвигом на три разряда вле.во, блок 17 управления, выходы 18.31 блокауправления,Устройство функционирует следующим образом.В соответствии со значениями ььятн млаьцььнхразрядов множителя блок 17 управления выра.батьгвает"нерйую "сер икьсигналов "уььравььеььия,если число, записанное н пяти младших разрядах регистра 3 множителя, равно 5 или 7 (в двоичном коде 00101 и 00111), то выраблыва. ется сигнал 21. осуществлявший выдачу в сумматор мпожимого, умноженного на 6 в прямом коде с блока 14, Если на вход блока 17 управ. ления подано числа 8, 9, 10 или 11, то вырабатывается сигнал 27 н через блок 9 на вход сумматора 4 постуььает сдвинутое на три разряда 1 множимое в прямом коле Гт.е, множимое чмно.женное на число 8), Если пять младньих разря.дов множителя составляют числа 12, 13, 14 или15, то вырабатывается сигнал управления 24 ичерез блок 15 в сумматор подается множимоев прямом коде, умноженное на 12, Если пятьмладших разрядов регистра 3 множителя составляют числа 16, 17, 18, 19, 20, то управляющийсигнал 28 через блок 10 подает в сумматор множимое в прямом коде, умноженное на число16, Если пять малдших разрядов множителя составляют числа 21, 23, 24, 25, 26, 27, 28 или 30,то вырабатывается сигнал управления 30 и черезблок 16 в сумматор выдается множимое в пря.мом кодеумноженное на 24. Если пять младших разрядов множителя составляют числа 29или 31, то вырабатывается сигнал управления29 и через блок 11 в сумматор поступает промежуточное произведение, равное множимомув прямом коде, умноженному на 32. Если число, образующееся пятью младшими разрядамимножителя, равно 5, 21, 23, 29 или 31, то выра.батывается управляюшнй сигнал 31, поступаю.щий на вход младшего разряда сумматора и записывающий в него единицу: так как любое иззаписываемых. в сумматор чисел в первую се.рию сигналов управления имеет в младьпем раз.ряде ноль, поскольку все они передаются в не.го со сдвигом влево, прибавление этой единицыпроизводится без потери времени, по сигналу 31в сумматор записывается промежуточное произведение плюс единица, в младший разряд обрабатываемых пяти разрядов сумматора.Если пять младших разрядов множимого рав.ны нулю, то происходит сдвиг сумматора напять разрядов вправо,Вторая серия управляющих сигналов вырабатывается блоком 17 с задержкой относительнопервой на время суммирования содержимогосумматора с первым промежуточным произведением, Если число, записанное в пяти младшихразрядах множителя, равно 1, 7, 9, 13, 17 или25, то вырабатывается сигнал 18, передаюьцийчерез блок 5 в сумматормножимое в прямомкодебез сдвига, Если пять младших разрядовмножителя составляют числа 2, 10, 14, 18, 26то вырабатывается управляюший сигнал 19 ичерез блок 7 в сумматор ввопится удвоенноемножимое в прямом коде, Если пять младшихразрядов множителя составляют числа 3, 11, 15,,т зт 4 67542259 и йи 27, то яыцтйбузть 2 вается сигнал 22 и через сумматора утроенного мцожимого. При тех жебланк . в сумматор гйоступзет утроенное мно- значениях множителя в первой серии сигналовжИМОЕ В ПряМОМ КОЛЕ, ;СЛИ ПятЬ МЛадШИХ раэ. унраВЛЕцня ВЫрабатЫВаЕтея СИГц 2 йт 1 31, ПрнбаВрядов множителя сосйзвляют числа 4, 20 или 28, ляюпо 2 й к содержимому сумматора единицу, кото вырзбатываетсн сигнал 20 и через блок 8 в 5 торая служит для образования дополнительногосумматор поступает множимпе в прямом коде кода при вычитании множимого и утроенногосо сдвигом на пва разряда. Если пять младппйх множимого,разрядов множителя состзвлян 2 т числа 6, 22 Значения анке, при которйлх вйз 2 рабзтыванут,или 30, то вырабать 2 вается сигнал 26, который ся соответствунлцне сигналы управления и вычерез блок 4 передает ушестерецное множимое 2 о рабатываемые при их помощи промежуточныев прямом коде в сумматор. При зцзченййях пяти произведения, приведены в таблице,младших разрядов множителя, равных 5, 23 или Предлагаемое устройство пля умножения ца31, вырабатывается сигнал 21, который через том же самом оборудовании, что и известноеблок 6 осуществляет вычитание из содержимого устройство, производит умножение сразу ца пятьсумматора мцожимого, а при значениях пяти 15 разрядов множителя. Время выполнения опера.млатопиа разрялов множитсля 2 или 29, выра иии умножения в лрслнагасмом устройства равбатывастся сигнал улравлання 22, который через но д - Икы и"стив ик в известномблок 13 производит вычитание из содержимого устройстве,Формальная записьупрзвляющих комбинзций=4 Ь+к Число, образованноепятью младшими разрядами мно- жителя Номер сигцала Коэффициент при множителе промежуточных произве- дений управления Ь: Ь,=1; х =1,2ь. = Ь з 2, 3; 1 х 2 = О, 1, 2, 3Ь = Ь 4 =4; х э= О, 1, 2, 3, 4, 5, 6Ь =Ь =5; й- 8, 10Ь=Ь=6 М 57+1 . +2 +3 +4 +6 - 132 4с = сб = - 1; Ь; = 1 2, 6, 8 Формула изобретения Устройство Пля умножения, содержащее сумматор, регистр множителя, регистр множимого, блок умножения мцожцмого на три, блок управ. лепил, зхопы которого соединены с выходами ляг младших разрядов регистра множителя, блок выдачи в сумматор мцожимого в прямом копе без сдвига, блок выдачи в сумматор мно. жимого в прямом коде со сдвигом на один разряд ВЛЕВО, бЛОК ВЫЛЗЧИ В СуМ 2 т 4 атОр МНОжИМОГО в прямом коде со сдвигом ца два разряда влево, блок вьаачи в сумматор мцожимого в об. ратном коле, ицформзционцьйе входы которых соединены с вьфходами регистра множимого, управляницие входы указанных блоков соедице. ны соответственно с первь 2 м, вторым, третьим и четверть 2 м выходами блока управления, а их выходы - с входзми суммзтора, блок выдачи 25 27 24 28 30 29 31 18 19 22.20 26 21 23 5,78,9, 10, 1112, 13, 14, 1516, 17, 18, 19, 20, 2221, 23, 24, 25, 26, 27, 28, 3029, 315, 21, 23,29, 311,7,9, 13, 17,252, 10, 14, 18, 263, 11, 15, 19, 274, 20, 286,22,305, 23, 3121, 29 в сумматор утроенного мцожцмого в прямомкоде, блок выдачи в сумматор утроенного мцожимого в обратном коде, блок выдачи в сумматор утроенного множимого в прямом коле 45со сдвигом на два разряда влево, информационные входы которых соединены с выходами блока умножения множимого на три, управляющие входы указанных блоков соединены соответственно с пятым, шестым, седьмым вь 2 хопзмиблока управления, а их выходы - с входами 50 /сумматора, блок выдачи в сумматор утроенногомножимого со сдвигом на один разряд влево,информационные входы которого соединены свыходами блока умножения мцожимого ца три, 55первый и второй управляющие входы - соответ.ственцо с восьмым и девятым входами блокауправления, а выход - с входом сумматора,отличающееся тем, что, с целью повыйпенцябыстродействия, в устройство введены блокиСоставитель А, Уткинкова Техред 3,Фанта Корректор О, Билак дакто ре 8/4 Тираж 780 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 13 О 35, Москва, Ж-.-35, Раущская наб д. 45Зака ал ППП "Патент", г. Ужгород, ул, Проектная, 4 6754227 8- Выдачи в сумматор множимого в прямом коде го в прямом коде со сдвигом на три разрядазисо сдвигом соответственно на три, четыре и пять влево соединен с выходом блока умноженияразрядов влево, блок выдачи в сумматор утро. множимого на три, управляющий вход - с три.енного множимого в прямом кодесо сдвигом надцатым выходом блока управления, а выход -на три разряда влево, причем информационныес .входом сумматора, управляющий вход которо.входы блоков выдачи в сумматор множимого го соединен с четырнадцатым выходом блокав прямом коде со сдвигом соответственно на управления.три, четыре и пять разрядов влево соединены свыходами регистра множимого, управляющие Источники информации, принятые во вниманиевходы указанных блоков соединены соответст. 10 при экспертизевенно с десятым, одиннадцатым и двенадцатым 1. Субье - Ками С. А. Двоичная техника и обвыходами блока управления, а их выходы - работка информации. ММир, 1964, с. 152-156.с входами сумматора, информационный вход 2. Авторское свидетельство СССР Хф 255648,блока выдачи в сумматор утроенного множимо- кл. 6 06 Р 7/54, 1969,