Устройство для умножения

6798 18"2 Государственный ком нтет СССР но делам нзобретеннй н открытнй(23) Приоритет Опубликовано 2 5.12,7 9. ллетень ИУ 4 ания 281279 та опубликования оп Б.-П,Б.Беляускас, Р.И.Валаткайте, А,К,Кирвайтис,Д.К,Лукшене, А,П,Стас и К,-Р.С.Светикас) Авторы изобрете Змвител пециальное конс рск юро вычислительных маши 54) УСТРОЙСТВ МНОЖЕНИЯ 2 обл хник устр ния в ба ие относится ислительной т спользовано в ножения и дел редставленных ы О ых данных.,в опера- . Изобретен к асти циФровой выч е и и может быть и ойствах для ум е десятичных чисел, п йтном5 формате.Известны устройства для умножения, в которых цифры умножаемых чисел обрабатываются параллельно (1 и (2.Данные устройства обладают большим быстродействием эа счет расширения аппаратуры.При обработке данных переменной длины аппаратура должна соответствовать максимальной длине данных и, следовательно, при обработке данных, длина которых не является максимальной, часть аппаратуры не используется, В этом заключается недостаток этик устройств.Наиболее близким техническим решением к данному является устройство для умножения арифметического устройства процессора вычислительного комплекса М 5000/4/, в котором одним байтом кодируются две циФры (3)Однако параллельная обработка в нем двух цифр в операциях, требующих сдвига обрабатываемна одну цифру (в частности 30 ции умножения), невозможна по той ,причине, что после сдвига на одну цифру один полубайт выходит изсостава байта и в диспозиции обраба вающего устройства остается только один полубайт (одна циФра), над которым может проводиться операция. Это обстоятельство значительно снижает скорость выполнения операций умножения и деления десятичныхчисел при обработке их последователь но побайтно.Целью предлагаемого изобретения является увеличение быстродействия устройства для умножения путем обеспечения параллельной обработки обоих полубайтов.Это достигается тем,что в устройстве. для умножения, содержащем сумматор, регистр промежуточных сумм, счетчик множителя, дешифратор множителя, коммутатор, узел управления сдвигом; счетчик адреса и одностороннюю память, причем выходы коммутатора подключены ко входам сумматора и счетчика множителя, выходы сумматора подключены ко входам регистрапромежуточных сумм, выходы которого подключены к другим входам сумматора, управляющийвход коммутатора подключен к выходуузла управления сдвигом и ко входуодносторонней памятидругие входыкоторой соединены с выходами дешифратора множителя, входы которого подключены к выходам счетчика множителя,вычитающие входы которого подключенык выходам дешифратора множителя,которые подключеныко входам узлауправления сдвигом, выходы односторон"ней памяти соединены со входамисчетчика адреса, входы и выходырегистра промежуточных сумм соединенысо входами и выходами устройства,введены второй счетчик адреса и буферная память, информационные входыкоторой соединены с выходами регистра промежуточных сумм, выходы соединены со входами коммутатора, а адресные входы подключены к вйходампе 1 вого и второго счетчиков адреса, подключены к выходам. одностороннейпамяти,Иа чертеже представлена блоксхема устройства для умножения.Устройство содержит сумматор 1предназначеьяый для обработки информации по одному байту, т,е. по 2десятичные цифры, регистр 2 промежу точных сумм, предназначенный длясвязи с оперативной памятью в ка.честве промежуточного регистра и длян.капливания промежуточных суммв операции умножения, буферную память 3 для хранения исходных данных операций, в которой байты данныххранятся в виде полубайтов в двухсамостоятельно адресуемых ее частях,коммутатор 4, своими входами подключенный к выходам сумматора 1, счетчики 5 и 6 для хранения адреса полубайтов буферной памяти 3, узел 7управления сдвигом, своим выходомподключенный к управляющему входукоммутатора 4, одностороннюю память8 для формирования начальных адресов полубайтов, выходы которой подключены к счетчикам адреса 5 и 6 дляхранения очередного байта множителя,причем входы счетчика 9 множителяподключены к выходам коммутатора 4,дешифратор 10 множителя, причемвходы дешифратора множителя 10 подключены к выходам счетчика 9 множителя, а выходы соединены со входами односторонней памяти. 8, к которойподключен также выход узла 7 управ-ления сдвигом , выходы дешиФраторамножителя 10 подключены также ковходам узла 7 управлениясдвигоми к вычитающим входам счетчикамножителя 9, выходы счетчиков адреса 5 и 6 подключены к адреснымвходам буферной памяти 3, к информационным входам которой подключенывыходы регистра 2, входы сумматора1 подключены к выходам регистра 2.и коммутатора 4,Устройство работает следующимобразом.В начале операции умножения Множитель и множение поступают из оперативной памяти (на чертеже не йоказано) на входы устройства для умно=жения, а с них - на регистр 2 промежуточных сумм, откуда переписываются в буферную память 3. Каждыйбайт множителя и множимого имеет 10 свой адрес, по ;оторому он хранитсяв буф.рной памяти 3 и выбираетсяиэ нее по полубайтам; один полубайтпо адресу в счетчике 5,а другой - поадресу в счетчике 6. Начальный адресполубайта данных на счетчики 5 и 6.поступает с выхода одностороннейпамяти 8. Для ускорения операции умножения в буферную память 3 заносится также двойное множимое. Умножение чисел производится последовательно по одному байту, множимоевыбирается из буферной памяти 3,промежуточные суммы произведенияхранятся на регистре 2, а очереднойбайт множителя записывается в счетчик 9 множителя. Если умножениеведется с младших разрядов, то дешифратор 10 множителя проводитсяанализ младшей циФры байта множителя . Если цифра множителябольше единицы, Формируется со,ответствующий сигнал, по которомуодносторонняя память 8 записываетв счетчики 5 и 6 начальный адресдвойного множимого; если цифра мно-.жителя равна единице, то с дешифратора 10 поступит. сигнал, по которомув счетчики 5 и 6 будет внесен начальный аЩэес однократного множимого. В соответствии с этими адресами 40 из буферной памяти 3 выбираются полубайты младшего байта двойного (илиоднократного, в зависимости от величины цифры множителя) множимого ичерез коммутатор 4, который в данный 45 момент не изменяет входной информации,подается на вход сумматора 1.Первая промежуточная сумма произведения получается при сложении множимого с нулем, т.е. содержимое выхода 5 О буферной памяти 3 просто пересылается в регистр данных 2. Содержимоесчетчиков адреса 5 и 6 уменьшаетсяна единицу после выбора очередногобайта из буферной памяти, что обуслав" 55 ливает выборку следующего более старшего байта множимого. в следующемтакте. Таким образом, все множимоепересылается на регистр 2. При пересылке последнего байта множимогов регистр 2 счетчики адреса 5 и 6 6 О приходят в исходное состояние, причемдешифратор 10 множителя вырабатываетсигнал, уменьшающий содержимоесчетчика 9 множителя на 1 или на 2,в зависимости от выборки байтов одно кратного или двухкратного множимого,705448 и в зависимости от значения изменен-ной цифры выдает сигнал, согласнокоторому односторонняя память 8 записывает в счетчики 5 и 6 начальныйадрес однократного или двойного множимсго. При этом однократное или 5двухкратное множимое выбирается побайтно иэ буферной памяти 3, начинаяот младших байтов, и складываетсяс промежуточной суммой, побайтнопоступающей иэ регистра 2 в сумматор 101. Результат, т.е. новая промежу точная сумма, полученная в сумматоре 1, возвращается побайтно в регистр2 на место байтов, подвергшихся обработке. умножение на младшую цифрумножителя, продолжается до тех пор,пока она не становится, равной нулю,При этом дешифратор 10 переходитна анализ старшей цифры множителяи по ее значению выдает сигнал,определяющий для односторонней памяти 8 запись начального адреса одноБайты данных формв счетчике а а Ь Данны на выходе коммутатоао Ь аЪ, а,ЬВ а,ЬаоВследующего байта множителя записы вает одинаковый начальный адресполубайтов в оба счетчика 5 и б.При умножении на следующий байтмножителя промежуточная сумма врегистре 2 сдвигается ва 1 байт 55 вправо. Само умножение происходитаналогично, т.е, при уменьшении намладшую цифру байта множителя байты множимого Выбираются полубайтноиэ буферной памяти 3 в соответствиис совпадающим содержанием счетчиковадреса 5 и б и суммируются с байтамипромежуточной суммы, а при умножении на старшую цифру байта множителя байты множимого перед суммиро 65 ванием с байтами промежуточной .суммыпреобразуются Вышеописанным образом айты данных в буферной амяти 3 по совпадающим адресамв счетчике Данные на выходе буфернойпамяти 3 при опереженииадресом в счетчике 5 наединицу адреса в счетчике б еюее ФБайту придается форма Ь О где Ь 4 - старший полубайт, а О; - младший полубайт. После сдвига множимого его байты принимают формуЖЬ 1Суммирование таким образом сформованных байтов с байтами промежуточной сумки осуществляется так, как Й при умножении на младшую цифру множителя. Когда старшая цифра множителя становится равной нулю, сигнал на выходе узла 7 управления сдвигом исчезает, При этом коммута" тор 4 возвращается на режим, в котором выход буферной памяти 3 пере. - . дается беэ взаимоэамены полубайтов, а односторонняя память 8 после поступления на счетчик, 9 множителя кратного или двойного множямого в счетчики 5 и б. Этот сигнал поступает также на вход узла 7 управления сдвигом. На другой вход этого узла поступает сигнал с дешидратора 10 множителя, индицирующий превращение в нуль младшего полубайта множителя. Под воздействием выходного сигнала узла 7 управления сдвигом односторонняя память 8 меняет начальный адрес старшего пОлубайта так, чтобы он опережал на единицу начальный адрес младшего полубайта. Коммутатор 4 под воздействием управляющего сигнала осуществляет вэаимоэамену полубайтов, выбранных по соседним адресам в результате чего получает" ся байт, представляющий полный байт множимого, сдвинутого на одну цифру705448 Заказ 8032/52Подписное ИИПИраж 78 в байты множММОго"сДвийутого"йа один полубайт.Описанное преобразование байтовиСЯоДйых данных в байты, получаемыепри сдвиге данных, представленных в байтном Формате, на однУ цифру, позволяет обрабатйвать информацию по полному байтуи тем самым повы"сить скорость такой обработки не "Только при. проведении операций умнб"жения, но и при выполнении деления и других операций, требующих сдвига данных на одну циФру.Формула изобретенияУстройство для умножения десятичных чисел, содержащее сумматор, ре гистр промежуточных сумм, счетчик множителя, коммутатор, узел управления сйвйгом, счетчик адреса и одностороннюю память, причем выходы комму татора подключены ко-входам сумМатора и счетчика множителя, выходы" сумматЬра йодключены ко вхбйам регистра промежуточйых сумм, выходы которого подключены к другим входам сумматора, управляющий вход коммута-, тора подключен к вйходу узлауправления сдвигом и ко входу односторонней памяти, другие входы "которой соединены с выходами множителя, входы которого подключены к "выходам счетчика множителя, вычитающие входы которого подключены квыходам дешифратора множителя,которые подключены ко входам узлауправления сдвигом, выходы односто ронней памяти соединены со входамисчетчика адреса, входы и выходырегистра промежуточных сумм соединены со входами и выходами устройства,о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия,в устройство введены второй счетчикадреса и буферная память, информационные входы которой соединеныс выходами регистра промежуточныхсумм, выходы соединены со входамикоммутатора, а адресные входы под-ключены к выходам первого и втоРого .счетчиков адреса, входы второгосчетчика адреса подключены к выхо-дам односторонней памяти. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 468239, кл.6 06 Г 7/39, 1972,2. Авторское свидетельство СССРР 510714, кл,О 06 Р 7/52, 1974.3. ПВК М 5000. Процессор Р 121. Техническое описание 133,030.006 То 1,