Устройство для умножения

Союз Советских Социал исти меских РеспубликОЛ ИСАЙ ИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДВТВЛЬСТВУ61)Дополнительное к авт. свид-вуо 651341вей е Щф Д(з 06 Р 7/39 оауда ратввнный каинтСССРлам нзобретвннйн аткретнй 3) УДК 681,327Дата опубликования описания 08,03,79. Ф. 1;усев, Г. Н. Иванов, В, Я. Контарев, Г. И. . 3. Шагивалеев, В. Я. Кремлев, Ю. И. Щетинии А. У. Ярмухаметов 72) Автор изобретен ренгель,(71) Заявител 54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИ Изобретение относится к вычислительной технике, может быть использовано в электронных вычислительных машинах.Известно устройство для умножения, содержащее регистр множителя, накапливающий регистр, сумматор, регистр множимого с блоком парафазного приема кода 1, которое анализирует триггер младшего разряда регистра множителя и, если этот триггер находится в состоянии единица, выполняет сложение и сдвиг регистра множителя вправо, а если онв нулевом состоянии - только сдвиг регистра множителя. Вторым тактом код накапливающего регистра сдвигается вправо.Таким образом, указанное устройство выполняет умножение только на один разряд множителя, что не отвечает современным требования к быстродействию ЭВМ.Известно также устройство для умножения, содержащее сумматор, регистры множимого и множителя, переносов и частичных произведений, логический элемент преобразования множимого, а также триггер запоми. нания, два дополнительных младших раз- ряда и один дополнительный старший разряд сумматора, два дополнительных младших разряда регистра переносов и системусвязей дополнительного оборудования с основным 12,В этом устройстве происходит умножение на два разряда множителя, что повышает быстродействие схемы. Однако нали 5 чие дополйительного оборудования сумматора и регистров, расширяющее разряднуюсетку, специфично только для умноженияи не может быть использовано при выполнении других операций обработки информации.1 ОПри использовании подобных устройств впроцессоре ЭВМ дополнительное оборудование сумматора и регистров нарушает регулярность структуры, затрудняет их реализацию средствами микроэлектроники и снижает коэффициент использования аппаратуры.Наиболее близко к предлагаемому устройство для умножения и-разрядных чисел,содержащее регистры множимого и множителя, информационные входы которых соединены со входами устройства, сдвигающийрегистр, выход которого подключенковходу регистра множителя, выходы регистрамножимого и сдвигающего регистра подключены к первому и второму входам сумматора-вычитателя, первый выход которого под" " клвчен куправл 3 йощему входу сдвигающего регистра, второй - ко входу регистра переноса, третий - ко входу счетчика, блока управления, регистра-множителя, первому входу сдвигающего регистра 3.Однако в связи с тем, что отрицательныеоперанды в известном устройстве представ- " ленывдополнительном коде и отрицательный результат согласно принципам работы должен быть представлен также в дополнительном коде, а устройство ориентировано на умножение модулей чисел с получением модуля результата, необходимы дополнительные действия по анализу знаков операндов и перевод их в прямой код, а также по анализу знака результата и перевод полученного модуля отрицательного результата в дополнительный код. Кроме того, отсутствие дополнительного разряда сумматора вынуждает масштабировать операнды (уменьшать множитель в 2 раза) и выполнять дополнительный цикл умножения на младший разряд множителя после окончания основного цикла. Указанные дополнительные действия значительно снижают быст родействие устройства.Цель изобретения - повышение быстродействия схемы.Достигается данная цель тем, что в устройство введены элементы И - НЕ, первый вход которого подключен к выходу регистра переноса, второй вход - к четвертому выходу сумматора-вычитателя, выход элемента И - НЕ подключен ко второму входу сдвигающего регистра, группа элементов И - НЕ и два буферных регистра, причем выходы п - 1, п - 2, и - 3 разрядов регистра множителя подключены к информационным входам первого буферного регистра и к первым входам элементов И - НЕ группы, вторые входы которых подключены к выходу счетчика, выходы элементов И - НЕ группы подключены к информационным входам трех младших разрядов второго буферного регистра, информационный вход старшего разряда которого подключенк выходу счетчика, информационные выходы буферных регистров подключены ко входам блока управления, третий выход сумматора-вычитателя подключен к управляющим входам буферных регистров;Введение элемента И - НЕ, включенногомежду регистром переноса и старшим раз- рядоМ сдвигаюшего регистра, позволяет распространять значениЕ переноса из арифметического блока в качестве знака промежуточного результата и устраняет масштабиро- вание операндов.Введение двух буферных регистров, накоторве заноситсязначение трех разрядов""множителя, позволяет совместить в одномтакте анализ разрядов множителя и сдвиг множителя, используя управляющие регистры поочередно, Анализ трех разрядов мно"жителя и распространение значения пере 1носа в качестве знака промежуточного произведения позволяет умножать числа, представленные в дополнительном коде, с получением отрицательного результата сразу в дополнительном коде. Это устраняет необходимость предварительного"анализа знаков сомножителей и, взятия дополнительного кода результата Таким образомвведение дополнительныхрегистров и вентилей и указанных связей между ними приводит к ускорению умножения вследствие изъятия подготовительных и заключительных действий, а также совмещения анализа цифры множителя с его сдвигом;На чертеже приведена функциональнаясхема предлагаемого устройства.Устройство содержит сумматор-вычитатель 1, регистр множимого 2, сдвигающий регистр 3, регистр переноса 4, элемент И - НЕ 5, регистр множителя 6, состоящий из разрядов 7 - 9, буферный регистр 10, состоящий из разрядов 11 - 13, группу элементов И - НЕ 14 - 16, буферный регистр 17, состояший из разрядов 18 - 20, блок управления 22, счетчик 23.С помощью устройства происходит умножение на два разряда множителя с учетом третьего, причем отрицательные операнды берутся в дополнительном коде со знаком, а отрицательный результат получается в дополнительном коде автоматически.ЗО Устройство работает следующим образом.Непосредственно перед выполнением цикла умножения на регистр множимого 2 помешают множимое со знаком, на регистр множителя 6 - множитель со знаком с внеш- него входа 24. Сдвиговый регистр 3 устанавливают в нуль. Операнды со знаком минус представлены в дополнительном коде, т. е. с единицей в старшем разряде. Сдвиговый регистр 3 и регистр множителя 6 образуют сдвигающий регистр двойной длины. В подготовительном такте содержимое регистра множителя 6 по сигналу из блока управления 22 сдвигается на два разряда влево, и на счетчик 23 заносится константа К количества циклов,К й.где п - разрядность множителя. 354045 буферного регистра 17 заносится значение нуль, а элементы И - НЕ 14 - 16 открыты. Положение группы разрядов регистра множителя 6 выбирают следуюшим образом. Содержимое группы разрядов 7 - 9 регистра множителя 6 через элементы И - НЕ 14 - 16 по сигналу из блока управления 22 5 Опринимается на разряды 18 - 20 буферногорегистра 17. При этом ввиду отсутствия сиг, нала со счетчика 23, свидетельствующего о его нулевом состоянии, в старший разряд651341 6Умножение происходит путем многократ.ного Выполнения действий, приведенных в таблице. Оно состоит из элементарных операций: либо сложения суммы частных произведений, расположенной на сдвиговом регистре 3, и множимого, расположенного на регистре множимого 2, либо вычитания множимого из суммы частных произведений и операцийсдвига результата на двойном сдвигателе, образованном сдвиговым регист ром 3 и регистром множителя 6. Сложениеи вычитание выполняются сумматором-вычитателем 1 по сигналам из блока управления 22,Таблица выполняемых действий в зависимости от состояния управляюших регистров Сдвиг 2Сложение, с О О О ожение, сдвиг 2 двиг 1, сложение, сО Сдвиг 1, вычитание, сдвиг 1Вычитание, сдвиг 2 О О Вычитание, сдвиг 2 Сдвиг 2 Конец ци О ножен В каждом такте умножения происходит 40 синхронный сдвиг содержимого сдвигового регистра 3 и регистра 6 множителя, причем младшие разряды произведения переходят из сдвигового регистра 3 в регистр 6 множителя, замещая множитель. Выдвигаемые разряды множителя теряются. Особенность 45 сдвига заключается в том, что он выполняется с распространением значения знакового разряда суммы частных произведений вправо (так называемый арифметический сдвиг). Если при сложении или вычитании содержимого регистра множимого 2 и сдвигающего регистра 3 переполняется сумматор арифметического блока 1, то по управляющему выходу этого блока сигнал поступает на элемент И - НЕ 5 и открывает его, и значение переноса сумматора, зафикси рованное в регистре переноса 4., поступает на сдвигающий регистр 3 и распространяется при сдвиге в качестве значения знакового разряда суммы частных произведений. 5Разряд 7 является и - 1-вым,разряд 8 является п - 2-м,разряд 9 является п в -ьим,где и - разрядность регистра множителя 6 Таким образом, предварительно в разряд 18 буферного регистра 17 заносится нуль, в разряд 19 - последняя цифра множителя, в разряд 20 - предпоследняя его цифра. Множитель сдвигом на два вправо возвращается в исходное состояние. На этом этап загрузки буферного регистра заканчивается. Переполнение сумматора-вычитателя определяют следующим образом. Переполнения нет, если при арифметическом действии одновременно отсутствовали переносы в старший разряд сумматора арифметического блока 1 и из старшего разряда сумматора в регистр переноса 4. Если же был перенос в старший разряд сумматора, а из него переноса не,было, или не было переноса в старший разряд, а изнего был, такая ситуация определяется как переполнение, и сумматорвычитатель по управляющему выходу вырабатывает сигнал на элемент И - НЕ 5. При этом состояние регистра переноса 4, фиксирующего перенос, может быть как единичное, если был перенос из сумматора по первому информационному выходу арифметического блока 1, или нулевое, если пере. носа не было. Управление процессом умножения произится блоком 21, например микропрограм651341 формула изобретения 7мным, с помощью буферных регистров 10и 17,В первом такте умножения значение буферного регистра 17 принимается в блок управления 22, и последний вырабатывает последовательность сигналов, реализующих действия по таблице. При этом в младшем разряде 18 второго буферного регистра 17 всегда находится нуль. Одновременно блок управления 22 подает сигнал на буферный регистр 10 для приема значения группы разрядов множителя регистра 6, и в разрядах12 и 13 буферного регистра 10 фиксируютсядва очередных разряда множителя, а в разряде 11 - старший разряд предыдущей пары разрядов множителя. 15Во втором цикле умножения блок управления 22 вырабатывает последовательностьсигналов, реализующих действия по таблице в соответствии с состоянием буферногорегистра 10, причем значение счетчика 23дополнительно уменьшается на единицу. 20Одновременно с анализом состояния буферного регистра 10 на буферный регистр 17принимается следующая пара разрядов множителя и старший разряд предыдущей пары(на которую происходит умножение в .этотсамый момент).Таким образом значения очередных разрядов множителя заносятся за такт до умножения на них. Это позволяет сохранитьзначение старшего разряда пары цифр множителя, не вводя дополнительных разрядов ЗОв регистр множителя 6.Умножение продолжается до тех пор, пока в такте анализа буферного регистра 10значение счетчика 23 не станет нулевым.Сигнал из счетчика 23 заносит в разряд. 21 буферного регистра 17 единицу и запрещает прием через элементы И - НЕ 14 - 16в остальные разряды того же регистра содержимого группы разрядов регистра множителя 6.В последнем цикле умножения значение 40буферного регистра оказывается 1000,и блок управления 22 прекращает умножение, Запрет приема в разряды 18 - 20 буферного регистра 17 делается в целях эко- .номии ячеек памяти микропрограммндго блока управления 22. 45Предлагаемое устройство имеет существенные преимущества по сравнению с известными, так как позволяет повысить быстродействие вычислительных маШин путем ускорения выполнения широко распространенной операции умножения.50При реализации изобретения в вычислительной машине фактически не возникает нчжды во внедрении специфической аппаратуры, так как все перечисленные блоки и регистры устройства используются и при выполнении других операций системы команд. Кроме того, ввиду значительного упрощения управления оборудованием при выполнении операции значительно снижается объем микропрограмм, если используется микропрограммный принцип управления. Устройство для умножения и-разрядныхчисел, содержащее регистры множимого имножителя, информационные входы которых соединены со входами устройства, сдвигающий регистр, выход которого подключенко входу регистра множителя, выходы регистра множимого и сдвигающего регистраподключены к первому и второму входамсумматора-вычитателя, первый выход которого подключен к управляюшему входу сдвигающего регистра, второй - ко входу регистра переноса, третий - ко входу счетчика, блока управления, регистра множителя,к первому входу сдвигающего регистра, отличаюи 4 ееся тем, что, с целью повышениябыстродействия схемы, в нее введены элемент. И - НЕ, первый вход которого подключен к выходу регистра переноса, второй -к четвертому выходу сумматора-вычитателя, выход элемента И - НЕ подключен ковторому входу сдвигающего регистра, группа элементов И - НЕ и два буферных регистра, причем выходы и - 1, и - 2, и - 3разрядов регистра множителя подключенык информационным входам первого буферного регистра и к первым входам элементовИ - НЕ группы, вторые входы которых подключены к выходу счетчика, выходы элементов И - НЕ группы подключены к информационным входам трех младших разрядов второго буферного регистра, информационный.вход старшего разряда которого подключенк выходу счетчика, информационные выходыбуферных регистров подключены ко входамблока управления, третий выход сумматоравычитателя подключен к управляющим входам буферных регистров.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР318941, 6 06 Г 7/50, 12.07.68.2. Авторское свидетельство СССР357561, 6 06 Г 7/30, 23.06.70,3. Флорес А. Организация вычислительных машин, М., Мир, 1972, с. 309 - 311.Редактор Б Заказ 806/ дот Н 1130лиал Состави в Техред О. Л Тираж 779 ИПИ Государственного по делам изобретени 5, Москва, Ж.35, Ра ППП Патент, г. Ужком итета й и откр ушская нэ город, ул. КорреПодпиСССРтийд. 4(5Проектная,ктор Н. Копанья исцос