Светикас

Номер патента: 1198532

Опубликовано: 15.12.1985

Авторы: Беляускас, Валаткайте, Светикас

МПК: G06F 15/00

Метки: вычислительной, микропроцессорной, операционное, системы

...элементов 8 соединены соответственно с выходами 14 поляопределения кода операции и выходами15 Констант блока 1 микропрограммного управления. Схема ускоренного переноса соединена по входу с выходом13 поля переноса блока 1 микропрограммного управления и с выходами 11и 12 ускоренного переноса всех секционированных микропроцессорных эле"ментов 8. Выходы схемы ускоренногопереноса соединены соответственно5 О 5 20 25 30 35 45 55 с входами переноса секционированных микропроцессорных элементов 8, начиная со второй секции, и с входом 1 б блока 1 микропрограммного управления.Операционное устройство микропроцессорной вычислительной системы работает следующим образом.Работа устройства синхронизируется сигналом, поступающим через синхровход 17....

Номер патента: 1080145

Опубликовано: 15.03.1984

Авторы: Беляускас, Жидонис, Пранцулис, Светикас, Яфетас

МПК: G06F 11/10

Метки: контрольных, коррекции, разрядов, счетчика

...если в формированиисоответствующего контрольного разряда кода Хэмминга участвует К-й разрядсчетчика, не расположенный посленечетного количества участвующихразрядов, выходы нечетных элементовИ группы, соединенные с 1 входамиэлементов ИЛИ группы 1 - четноечисло), поключены к соответствующимвходам элемента ИЛИ, выходы четныхэлементов И группы, соединенные с5-входами элементов ИЛИ группы (5 -нечетное число), подключены к соответствующим входам элемента ИЛИ.На чертеже приведена структурнаясхема устройства для коррекции контрольных разрядов восьмиразрядногосчетчика.Устройство содержит группу элементов И 1-8, счетчик 9, счетныйвход 10 счетчика 9, группу элементов ИЛИ 11-14, группу триггеров15-13 контрольных разрядов кодаХэмминга, элемент...

Номер патента: 705448

Опубликовано: 25.12.1979

Авторы: Беляускас, Валаткайте, Кирвайтис, Лукшене, Отас, Светикас

МПК: G06F 7/39

Метки: умножения

...младшей циФры байта множителя . Если цифра множителябольше единицы, Формируется со,ответствующий сигнал, по которомуодносторонняя память 8 записываетв счетчики 5 и 6 начальный адресдвойного множимого; если цифра мно-.жителя равна единице, то с дешифратора 10 поступит. сигнал, по которомув счетчики 5 и 6 будет внесен начальный аЩэес однократного множимого. В соответствии с этими адресами 40 из буферной памяти 3 выбираются полубайты младшего байта двойного (илиоднократного, в зависимости от величины цифры множителя) множимого ичерез коммутатор 4, который в данный 45 момент не изменяет входной информации,подается на вход сумматора 1.Первая промежуточная сумма произведения получается при сложении множимого с нулем, т.е. содержимое выхода 5 О...