Устройство для умножения и деления нормализованных чисел

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 61) Дополнительное к авт, свид-в ее ЗаЯвлено 190476 (21) 2349039/18-2 06 Г 7/39 с присоединением заявки(23) Приоритет дарственный комитСССРделам изобретенийн открытий 3) УДК 681. 325,А. Бакла Государст технологисчетн нное союзное конструкторско ское бюро по проектированию машин и Опытный завод 71 Эаявктел УСТРОЙСТВО ДЛЯ УИНОХЕНИ НОРМАЛИЗОВАННЫХ ЧИСЕ И ДЕЛе,НИЯ содержитгистр 2,тор часИзобретение относится к вычислиельной технике, в частности к электонным цифровым вычислительным машинам.Известно устройство, в котором 5 применяются методы ускорения только для операции умнокения, а операция деления реализуется через другие операции каким-либо из методов интеграций 11) . ЮНаиболее близким по технической сущности к изобретению является устройство, содержащее сумматор частичных произведений, первый регистр, второй регистр, блок вычисления об ратной величины, блок управления, блок Формирования частичных произведений и регистр накопления, выход которого соединен с входом первого регистра и первым входом сумматора час тичных произведений и второго регистра, второй вход которого соединен с выходом блока Формирования частичных произведений, первыйвыход сумматора частичных произведений соединен с входом регистра Накопления, выход первого регистра соединен с входом блока вычисления обратной величины и первым входом блока формирования частичных произведений, второй вход ко- ЗО торого соединен с выходом блока вычисления обратной велкчины, а третий вход блока формирования частичных прокзведений соединен с выходом второго регистра, второй выход сумматора частичных произведений соединен с вторым входом второго регистра 2).Целью изобретения является упрощение устройства и увеличение быстродействия при выполнении деления,Достигается это тем, что в устройство введены элемент И и коммутатор множителя, первый вход которого соединен с выходом блока управления, а выход - с четвертым входом блока Формирования частичных произведений, второй вход коммутатора множителя соединен с выходом второго регистра, первый вход элемента И соединен с вторым выходом сумматора частичных произведений, второй вход элемента И - с выходом блока управления, выход элемента И соединен с пятым входом блока формирования частичных произведений и входом блока управления.На чертеже изображена блок-схема устройства.Предлагаемое устройство первый регистр 1,лвторой ре регистр накопления 3, сумма.мутатор множителя 9Устройство Работ;-;ет след;лье 111,Разом.Операции умножения и деления вы"полняются над и-разпяде 1 ымеЕ 11 орм;, еиэованньгми числаелее, Вел 1 ечиеЕр е(от(;ре Ехзаключена ь диапазоне ОТ -; - до 1,ТЕГде П 1 - ОСНОВВЕЕИ 8 СИСТЕМЫ С.ЕЕ ЛРЛ;.;я ЕГЕПри Выполнении операции умнсжениямнОжитель Располагается В Рег(1 стре 2мнОжимОе - В Р 8 Гистре 1 произве "ДениР ОбразуетсЯ В реГистре 2 (стаезе;:,118Разряды)р В регистО 8 3 (младшн; О".э" )кРЯДЫ),ЗЛЕМЕЕЕТ И 8 СИГНаЛОМ ИЗ блыь ауправления 5 закрыт,БЛОК б ЕОРМИРОВННЕЕЯ Част(ЕЧ,;Е;пРОизведен 11 Й выпабатывает .,: а .;:Н.Еныспроизведения множимога на груп 111.1фЕиз К (К1) разрядов множител,тупдсющие из регистра 2 через КОЕЯ:утатор множителя 9, Коммуеаг.:рналом из блОка управлениеечается таким образом, что пои я.н;о -жении очередная груп 1 еа разр,1 ДОВ м: оЖИТЕЛЯ ВЪЕбИРается из К старяеЕЕХ Ра 3-.Рядов регистра 2, а при лел:нии. из К млацших разрядов зтогс ж;.; Регистеза, Сумматор частичных ппонВР-.ДениЙ 4 выполи Яет сложение сот 1 аГЗ.":ло - 1ГО Регистра 3 с ОчерРдным част;чнымпроизведением, результат сложениязаписывается В регистр накопления 3разрядность которого увеличе;:аК+1 разряд, ПРРРД НаЧалОМ ум( ОГ(Сее, Л;КОТОРО 8 НаЧИНаЕТся СО Стар:;1 ИХ рдов, регистр 3 сбрасывается -: ,оль.В первом цикле умножения на входблока б формирования части:".-:еах 1(рс: -изведений поступают мнеожимое;:,з ре-.Гистра 1 л К стаоших разрядов множе 1- теле 1 из реГистоа 2 через 1 Оке;,Еутд:.ОрмнОжителЯ 9, В блоке 6 ВьЕНОЕ 1 яс.тс Яих пеЕЗ(множ(де(ие и частичнсы.;(я(з ",;1дение Г 1 оступает нд Вход с,Елмат О 7. Екчастичных произвеДений 4, где се(лд,ць( -Вается с содержимым рет истра 3 . Результат сложения записывается В регистр 3. Ватегл производится дв:.гвлево на К разрядов регистров 2 н 3:Епри этОм сОДРРЕе(имое ст д О 11 ле(х ра; . я " онРегистра 3 передается н М 1;д,:,;:.".18 1".азряды регистра 2,В кажДом послРДующем цнх 1 о 3старших разрядов регистра181.сзкоммутатор 9 выбирается оР 8.,1 ягруппа разрЯДОВ мнОжителЯ и О.11 ее;анные д 8 Й, твия повторяются,Возникающие при суме(ировае 1 .и (асгичных про 113 Ведее(ий пер 811 осы В ст;Ер -шие разряды, перешедшие из рег .Стра 603 в регистр 2, подаются с ве:.Кода сумматора 4 на счетный вход ре :стра 2,который выполнен В Виде регистЕ 1 асчетчика. После зыполнения -",- ци,.(- клоВ, Где и - разрядность сомноитс-: е, е 1 регеестре 2 образуется И стаРшихр . ез,едов 11 роизв даний у В регистре 3ля.(дк,я половина произведений наэ:.":."., Ги.:ОЕ.,есс у:ле(ож 8 ния ЗаканчиВаетсяЕЕР 11 11 ысеолнен 111 деления вначале де"рз;1-щается в регистре 2 а дел,.Те(11 - в регистра 1. Операция делен(.я разбит;ается на 2 этапа. На первомэ аее о;еределяется приближенное знабрдтной величины делителя 0 инах(Пяте я зе(аченияС Р Е = 1 - ВР,(1)1(де С делимОеЕВ - целитель;Р. - приближенное значение вели 7 о 1:(ость определения величины РДо".е 11- быть такОЙ р чтобы ОбеспечиваЕ:"ЕНОГНЕЕНИЕ УСЛОВИЯРр ( (2)с т(уе(а(.цска вычисления обратной Величины 7,егоре.й может быть выполнен,. наприа о нове таблипы обратных ве.,:.; Я: 11,вход блока 7 из регистра 1 по,",1"т(.я К+ старших разряцов делителя;ь., ,.О, . Р соо ги 81 ствии им 13К Ебли . Обратных величин блока 7п.стс(длено (К+1) оазряцное число Р" ОЕ( 3 ;Ормировде(ия частичных произве".1(й, одновременно на другой входб;Е.а 6 поступает делитель из ре:;Ра 1.ПроизведеииЕ ЕЗ Р образуется зази(11 а. В первом цикле в блоке б;:,:.:.о.:,е:. тся перемножение делителя Вн; лсьои разряд величины Р ,получено ".астичное произведение через сумЕ нередаетс в регистр 3. Зат;.л блоке б образуется произведениеЕд К дробных разрядов величины Ри полученное частичное произведениере(бавле(ется к 11 редвдрительно сдвие(уто(лу Влево содержимому регистра 3.Вели:Еина Е находится как дополне 11:; роизведения В Р,до 1, В соответствии с условием 2, в старших разря: дх с нулевого до (К)-й величина Есодержит нули, Для их устраненияпрои:водится сдвиг регистра 3 влевона К разрядов и затем его содержимоепереддеЕся в регистр 1, Цля вычисления вели Еины 1,= С Р на вход блокаЬ лОРМИРОВаЕЕИЯ ЧаотИЧНЫХ ПРОИЗВЕДЕеп:,Й пое(аются делимое С из регистра 2и величина Р, из блока 7, ЕЕх произее,;ение также выполняется на 2 цикла и результат образуется в регистре 3Вто"ОЙ этан деления основан нагде а. - группа из К разрядов частного;ц- номер старшего разряда группы;- номер младшего разряда группы.Так как условия 1 и 2 выполнены,то величины А и Ао совпадают с точностью до 1 (К) разряда. Следовательно, при проведении вычисленийпо формуле (3), н первом цикле н качестне множителя может быть использована группа К старших разрядова квеличины А.,После ныполнения цикла умноженияполученное частичное произведениеЕ ао к пРибавлЯетсЯ к величинеЯАо в результате чего н (К - 1) - иразряд суммы может возникнуть 1 переноса Рк , что эквивалентно увеличению множителя на 1 младшего разрядагруппы и должно быть учтено дополни-(-1тельным прибавлением величины Е шк ранее полученной сумме. В резуль -тате выполненных действий полу имвеличинуо (о к- Рк-30 суммарное приращение которой Е(ао + Р ), ,-(КИ -к к -(к-) .(ко по отношению к величине А не пренышает 1 (К)-го разряда. Подставив значение неличины Ав выражение (3), получим Величиныи д совпадают с точностьюдо 1 (2 к - 1) -го разряда, поэтому вкачестве второй группы разрядов множителя примем соответствующие разряды величины А - а , и выполнимдействия, аналогичные описанньы, врезультате чего получим величину и+К, 2 К- + )так как величина стоящая в скобках) )меньше 1 ни Ею тоА А -(к-. 60р СКт.е. ошибка вычисления частного после - циклов не превышает 1(п+к) -гоя1(разряда, Например, пусть ш = 2,К = 4, С = 0,11011011, В = 0,10001300на 1-ом этапе деления определяемП = 1,1100 и вычисляемА =- 1.011111110100, Е = 0,00001011.Второй этап деления начинаем сумножения Е на 4 старших разряда неличины А ,При этом К старших нулейвеличины Е учитываются начальнымсдвигом А-, на К разрядов влево. Сдвиг А., влево на К разрядов Сдвиг А 1 влево на К разРЯдон 1100 10000011 1000 ОООО0010 0001100 1000 00.11 1010 011.1 1110 1100 1000 0011 1010 0111 1110 ОООО так как дробь периодическое, то дальше будут повторяться шаги 2,3,4.Прямое деление дает следующий регультат: 0.10001100--- 1. ДСЯСОООЩ(".1(10ИОЩ Сравнение результатов показывает,что ошибка после 4-х циклон вычислений менее 1 19-го разряда. Предлагаемое устройство в процессе ныполнения 2-го этапа деления функционирует следующим образом, По сигналу из блока управления 5 коммутатор множителя 9 переключается на выборку групп К младших разрядов регистра 2, а также открывается элемент И 8 для прохождения сигнала переноса с выхода сумматора 4.Ввиду того, что величина Е была сдвинута влево на К разрядов, то н начале 1-го цикла производится сдвиг регистров 2 и 3 также на К разрядов влево, при этом содержимостарших Кразрядов регистра 3 переписывается в младшие разряды регистра 2, откуда через коммутатор 9 поступает в блок 6 Формирования частичных произведений, одновременно на другой вход блока 6 поступает множимое из регистра 1, В блоке 6 сомножители перемножаются и б частичное произведение подается на вход сумматора 4, где складывается с содержимым регистра 3.Перенос с выхода сумматора 4 поступает на регистр 2 и одновременно, 10 через элемент И 8 - в блок управления 5 и в блок формирования частичных произведений 6. Блок управления 5 запрещает передачу разрядов множителя через коммутатор 9 на вход блока 6 формирования частичных произведений, через который в это время по сигналу от элемента И 8 множимое из регистра 1 подается на вход сумматора 4 для дополнительного сложения с содержимым регистра 3, Результат дополнительного сложения с выхода сумматора 4 также записывается в регистр 3, После выполнения дополнительного слокения производится переход к выполнению второго цикла, Если при выполнении суммирования содержимого регистра 3 и частичного произведения, сигнал переноса иэ сумматора 4 не поступает, то сигнал на выходе вертиля дополнительного сложения 8 отсутст- ЗО вует и переход к следующему циклу вычислений производится непосредственно после прибавления частичного произведения, без выполнения дополнительного сложения, ЗдВторой цикл вычислений также начинается со сдвига регистров 2 и 3 влево на К разрядов, в результате которого в младших разрядах регистра 2 оказываются К очередных разрядов множителя. И все вычисления выполняются аналогично 1-му циклу. После выполнения + циклон в оегистре 2 будут находиться И старших разрядов частного, в регистре 3 - число, которое совпадает с последующими раз рядами частного с точностью (и+к)- го разряда.Предлагаемое устройство обеспечивает выполнение умножения за циклов, каждый из которых включает в 33 себя получение и накопление частичного произведения. Для выполнения деления дополнительно требуется четыре аналогичных цикла при вычислении величин Е и А ,а также от 0 до - цик-а 5й лов сложения. Таким образом, в зависимости от длительности и количества дополнительных циклов сложения, время деления 1 в 1,5-2 раза превышает время умножения.При этом аппаратура ускорения операции умножения в блоке частичных произведений полностью используется и при выполнении деления. Формула изобретенияСоставитель А. УткинРедактор Е. Гончар Тексел И. Ниймет Корректор Л, ВасилинаЗаказ 559/46 Тираж 779 ПодписноеЦНИИПИ Государственного комитета СССРпо делам иэобретений и открытий113035 Москва ЖРаушская наб, д. 45".филиал ППП фПатент, г. Ужгород, Ул. Проектная, 4