Устройство для умножения

(56) Авторское свидетельство СССРМ 1156064, кл, 6 06 Р 7/52, 1982.Авторское свидетельство СССРй 1603379, кл. О 06 Р 7/52,6 06 Р 11/00, 1988,(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ(54) Изобретение относится к автоматике ивычислительной технике и может быть использовано при построении специализированных арифметических узлов. Цель й о Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении специализированных арифметических узлов.Цель изобретения - повышение достоверности функционирования устройства.На фиг.1 приведена функциональная схема устройства; на фиг.2 - функциональная схема вычислительной ячейки матрицы; на фиг,3 изображена рабочая область устройства с локальной областью неисправных ячеек; на фиг.4 приведен пример расположения неисправной области матрицы вычислительных ячеек,Устройство, изображенное на фиг.1, содержит матрицу 1 вычислительных ячеек, первую матрицу элементов ИЛИ 2 группу ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР ТОРСКОМУ СВИДЕТЕЛ изобретения - повышение достоверности функционирования устройства. Устройство содержит матрицу вычислительных ячеек, матрицы элементов ИЛИ и группу элементов НЕ. С помощью двух входов устройства происходит отключение столбца и строки устройства для выделения области неисправных ячеек матрицы. При этом происходит соответствующее изменение правила подключения разрядов множимого и множителя к разрядам двух других входов устройства, так чтобы к ячейкам неисправной области матрицы 1 оказались подключенными младшие разряды, Результат снимается с помощью элементов ИЛИ матриц с выходов переноса и суммы вычислительных ячеек строки матрицы 1, предшествующе отключенной строке. 4 ил,элементов НЕ 3, вход 4 множимого устройства, вход 5 множителя устройства, вход 6 отключения столбцов матрицы устройства, вход 7 отключения строк матрицы устройства, выход 8 результатов устройства, выход 9 поразрядных переносов устройства, вторую матрицу элементов ИЛИ 10, входы 11, 12 контроля выходов устройства,Вычислительная ячейка матрицы 1, пример исполнения которой приведен на фиг.2, содержит элементы И 13, одноразрядный сумматор 14, вход 15 блокировки первого слагаемого вычислительной ячейки, второй и третий информационные входы 16, 17 вычислительной ячейки, установочные входы 18, 19 вычислительной ячейки, выход 20 суммы и вход 21 управления выходами вычис 1697078лительной ячейки, выход 22 переноса вычислительной ячейки, управляемые выходы 23, 24 суммы и переноса вычислительной ячейки, первый информационный вход 25 вычислительной ячейки.Каждая 1, 1-я вычислительная ячейка матрицы 1 (1 = 1, и; ) = Гги) вычисляет произведение 1-го разряда множимого и )-го разряда множителя, причем 1-й разряд множимого имеет вес 2, а )-й разряд мно жителя имеет вес 21(допустим, множимое и множитель представлены в виде чисел с плавающей запятой), При этом вес выхода суммы 1, /-й вычислительной ячейки матрицы 1 равен 2 1, а вес выхода переноса 1, 1-йчцвычислительной ячейки матрицы 1 равен 2 1 . За счет сдвига множимого (мнокитеч+1+1ля) влево-вправо можно изменять веса вь 1- ходов переноса и суммы 1,1-й вычислительной ячейки матрицы 1,Предположим, матрица 1 содержит локальную область неисправных ячеек, В этом елучае результат вычислений Я получается с ошибкой: 5 = Я + е (Я - правильный результат вычислений, е - ошибка вычислений), причем чем выше веса ячеек, входящих в локальную неисправную область, тем больше относительная величина ошибки,Устройство позволяет минимизировать веса неисправных ячеек и тем самым минимизировать ошибку вычислений,Особенностью устройства является то, что граничные входы и выходы вычислительных ячеек первого и последнего столбцов и ряда соединены между собой в соответствии со схемой межсоединений вычислительных ячеек внутри устройства, что обеспечивает возможность организации вычислений в различных областях замкнутого по столбцам и рядам устройства за счет циклического сдвига множимого и множителя на соответствующих информационных входах устройства.Назовем область матрицы 1 размером и х ги, в которой проводятся вычисления, рабочей областью матрицы, Тогда, если неисправные ячейки локализованы в ограниченной области матрицы 1, можно таким образом сместить рабочую область, чтобы неисправные ячейки участвовали в вычислениях с наименьшим весом, Сдвиг рабочей матрицы 1 производится за счет циклического сдвига операндов на информационных входах матрицы 1.Устройство позволяет минилп 1 зировать ошибку вычислений, но не исключает ее полностью, поэтому определенное число К младших разрядов результата вычисляется неправильно (см. фиГ,З).Рассмотрим влияние неисправной области матрицы 1 на результат вычислений.В худшем случае неисправность может проявляться по выходам переноса вычисли тельных ячеек матрицы 1 ц-й колонки (фиг,3)и по выходам суммы)-х вычислительных ячеек первого столбца матрицы О = 1;ц) (младшие разряды результата). Суммарная величина ошибки в этом случае равна: 10 1 макс=ц 2 " ч + 2"1,1=1 Второе слагаемое в формуле (1) не превышает величины 2 и "+ч 1, Таким образом, ( + 1) 2гпту ч(2) 20Во многих практических случаях доста.точно получить и старших разрядов результата вычислений. Для получения правильных старших разрядов результата необходимо, чтобы1 макс 2 (3) где 2 " в , вес и+1-го разряда результата, Сравнивая (2) и(3), получим неравенство для определения параметра неисправной области ц;+ 1) 2-и-щ 1 ц2-и26,2-65+252-35 50 25,2-402-35 Следовательно, устройство позволяет получить с и-разрядной точностью правильный результат, если область неисправных ячеек занимает до 30 площади матрицы 1, При этом считается, что входы 4 - 7 множимого, множителя, отключения столбцов и строк устройства и выходы 8, 9 устройства исправны. Входы б, 7 устройства обеспечи" 35Таким образом, в том случае, если вели-чина неисправной области такова, что ее можно локализовать в пределах ц колонок матрицы, при соответствующем сдвиге операндов можно получить и правильных разрядов результата. Младшие п 1 разрядов результата из устройства не выводятся.Оценим величину возможной областинеисправн ых ячеек.45о Для и = 32 и ги = 32 величина ц = 25:вают условное "размыкание" устройства на границах рабочей области.Устройство может работать в двух режимах: при наличии локальной области неисправных ячеек матрицы 1 и без неисправных вычислительных ячеек матрицы 1.Устройство работает следующим образом Рассмотрим работу устройства в режиме без неисправных вычислительных ячеек матрицы 1, В этом случае перед началом вычислений на входы 7.1-7 т отключения строк и на входы 6.1 - 6.п отключения столбцов устройства подаются сигналы "1", а на входы 6,0 и 7.0 - сигналы "О". Тем самым обеспечивается условное "размыкание" устройства на границах рабочей области и включается цепь сьема старших и разрядов результата.Процесс вычисления начинается с подачи на вход 4 множимого разрядов множимого и на вход 5 множителя разрядов множителя, После окончания переходного процесса в устройстве старшие и разрядов результата снимаются с выходов 8 и 9 устройства в двухрядном коде,При обнаружении и локализации в устройстве области неисправных ячеек матрицы 1 любыми известными методами, например рабочая область матрицы 1 смещается таким образом, чтобы минимизировать веса неисправных ячеек.Рассмотрим пример, изображенный на фиг.4 (и = т = 5). В этом случае перед началом вычислений на входы 6.2 и 7.2 отключения устройства подаются сигналы "0", условно "размыкая" устройство на границах рабочей области, а на остальные входы блокировки подаются сигналы "1", определяющие положение рабочей области. В этом случае веса неисправных ячеек минимальны. Разряды множимого подаются на входы 4.3 - 4.1 устройства, разряды множителя подаются на входы 5.3-5,1 устройства. По окончании переходного процесса старшие и разрядов результата снимаются с выходов 8.3 - 8.1 и 9.3-9,1 устройства в двухрядном коде. 50 Устройство для умножения, содержащее матрицу (и+1) х (а+1) вычислительных ячеек (и - разрядность множимого, е - разрядность множителя), каждая из которых со держит первый элемент И и одноразрядный сумматор, причем первые информационные входы вычислительных ячеек каждого 1-го столбца матрицы подключены к 1-му разряду входа множимого устройства (1п+ 1),Формула изобретения 10 20 25 30 35 40 45 вход блокировки первого слагаемого вычислительных ячеек каждой)-й строки матрицы подключен к)-му разряду входа множителя устройства (1 )п 1 +1), выход переноса каждой вычислительной ячейки 1-го столбца К-й строки матрицы соединен с вторым информационным входом вычислительной ячейки 1-го столбца К+1-й строки матрицы (1Кв), выход суммы каждой вычислительной ячейки 1-го столбца К-й строки матрицы соединен с третьим информационным входом И-го столбца К+ 1-й строки матрицы (2и+1), выход переноса каждой вычислительной ячейки 1-го столбца (п 1+1)-й строки матрицы соединен с вторым информационным входом вычислительной ячейки 1-го столбца первой строки матрицы, выход суммы каждой вычислительной ячейки 1-го столбца (в+ 1)-й строки матрицы соединен с третьим информационным входом вычислительной ячейки 1-1-го столбца первой строки матрицы, в каждой вычислительной ячейке матрицы первый и второй входы первого элемента И подключены соответственно к первому информационному входу и входу блокировки первого слагаемого вычислительной ячейки, выход первого элемента И соединен с входом первого слагаемого однооазрядного сумматора, выходы переноса и суммы которого являются соответственно выходами переноса и суммы вычислительной ячейки, о т л и ч а ю щ ее с я тем, что, с целью повышения достоверности функционирования, в него введены группа элементов НЕ и две матрицы элементов ИЛИ, в каждую вычислительную ячейку матрицы введены четыре элемента И, причем первые установочные входы вы-. числительных ячеек каждого 1-го столбца матрицы подключены к 1-му разряду входа отключения столбцов матрицы устройства, вторые установочные входы вычислительных ячеек каждой )-й строки матрицы подключены к )-му разряду входа отключения строк матрицы устройства, вход каждого К- го элемента НЕ группы подключен к К+1-му разряду входа отключения строк матрицы устройства, вход в+1-го элемента НЕ группы подключен к первому разряду входа отключения строк матрицы устройства, выход каждого -го элемента НЕ группы соединен с входами управления выходами вычислительных ячеек )-й строки матрицы, управляемый выход переноса каждой вычислительной ячейки 1-го столбца)-й строки матрицы соединен с первым входом элемента ИЛИ 1-го столбца -й строки первой матрицы; управляемый выход суммы каждой вычислительной ячейки 1-го столбца /-й строки матрицы соединен с первым входомэлемента ИЛИ 1-го столбца )-Й строки второй матрицы, выход ка)кдого элемента ИЛИ 1-гс столбца К-й строки г)ервой и Втсро)1.1 ТГиц соединен с вторым Вхс 1:1. з 1 ем-."Нта) матриц соответственно, в ход суь . ДОЙ 13 ычислительной ячейки г,";)В ) ; ;цэ К-й строки матрицы соединен с т)Втьиинформационньм входом вью:.ислитель 1 г" ячейки и+1-го столбца К+1-Й стрг)1 мв;1- ЦЫ, ВЬ)ХОД СУММЬ 1 ВЫЧИСЛИТСЛЬНОЙ Я "48 ЙКИ первого столбца гп+1-й сгроки матоицы соединен с третьим информационн ь,).:.хог,о, вычислительной ячейки г) 1-1-го сто,1 бца .6. ИЛИ ивой строки матрицы, В 1;1 ходь):)36"последней строки первой и второй ь а . риц образуют соответственно выход гОразрядных переносов и;3 ыход реву)ь-.","л устройства, вторые Входы злементов ИЛЕ, первых строк первой и втос)ой матои,Оба :3 УЮТСООТВВТСТВЕННО ПОДЫй И ВТОРОЙ ВХОД"контроля выходов устройства, в каждо Вь цислительной ячейке матоиць 1 первые вх:. ды Второго и третьего злементов И подключены соответс венно к второму и третьему1 Н ООМЯ 11 ИДН.Ы ВХД:1" ВЬ"ИСЛИТВГЬНОЙ: Од первого злем 8 нта И . тост и В,"Од1второму ус ановочном) Вход)1 Вычисли"тельной ячейкивыходы второго и третьегос 16 м 3 нтов И соединены соответственно свходом перечаса и входом второго слагае.,-О.С: 3.)Я,/3)ОГО У)ЬаТОРа, ВЫХОДЫ: еозноса и; мы которого соединены спе Вы ми Вхо дами СОСТ)етс 3 Вен но че) ВерОО и ятого злементов И Вторы 8 входы которы подкл 1)"ен ы к Вх:.ду уп. аВл 8 ния-ЫХО" "- :т . 3 ,", ходы16 тв 60Ого и пя, с)ВВ 61 ентсз И ;с) ллючНЫ Х 11: - :11: . упоавл 18 мрму выхор Оеоеноса 1;, у).уп.,твенно-издательский комбинат "Патент", г, Ужгор Гагарина 10 Про Тираж Подписноественного, комитета цо изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5