Устройство для умножения двоичных чисел

. СОЮЗ СОВЕТСКИХ СОЦИАЛИСТИЧЕСКИХ РЕСПУБЛИК 17 152 А 1)5 6 06 Р 7/5 ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИПРИ ГКНТ СССР ИСАНИЕ ИЗОБРЕТЕНИЯ ЕЛЬСТВ АВТОРСКОМУ СВ конструкторго политехни, В,Н,Лац СССР2,СССР.03.89. ЕНИЯ ДВО вычислитель льзовано для х действий(71) Специальное проектноское бюро "Дискрет" Одесскоческого института72) А,В.Дрозд, В.П.КарпенкВ,А:Минченко и Е.Л.Полин(57) Изобретение относится кной технике и может быть испвыполнения арифметическ Цель изобретения - повышение производительности устройства, Устройство содержит первый триггер 1 и регистр 4 множителя, а также регистр 3 множимого, через которые продвигаются сомножители, второй триггер 2, делящий входную частоту пополам для управления регистрами 3 и 4, элементы И 5 первой группы, формирующие последовательности конъюнкций разрядов сомножителей, блок 7 управления, обеспечивающий обнуление на элементах И 6 второй группы конъюнкций разрядов сомножителей из смежных пар, и блок 8 сложения, складывающий конъюнкции с одинаковыми весовыми функциями с учетом переносов, полученных на предыдущих тактах. Устройство обрабатывает непрерывный поток пар сомножителей, за счет чего достигается высокая производительность. 4 ил.5 10 15 20 30 35 40 50 Изобретение относится к вычислительной технике и может быть использовано для выполнения арифметических действий.Известно устройство для умножения чисел, содержащее регистры множимого и множителя, первый и второй блоки множительных устройств блок накопления частотных произведений.Недостатком устройства является его низкая производительность.Известно устройство для умножения двоичных чисел, содержащее первый и второй триггеры, регистры множимого и множителя, первую группу элементов И и блок сложения, причем информационный вход первого триггера соединен с входом мно.- жителя устройства, вход множимого которого соединен с информационным входом регистра множимого, разрядные выходы которого соединены с первыми входами соответствующих элементов И группы, выходы которых соединены с соответствующими информационными входами блока сложения, выход которого соединен с выходом результата устройства, информационный вход регистра множителя соединен с выхо-. дом первого триггера, счетный вход второго триггера соединен с тактовым входом устройства и синхровходом блока сложения, вход сброса которого соединен с входами сброса устройства, регистров множимого и множителя, первого и второго триггеров, вход сдвига регистра множителя соединен с инверсным выходом второго триггера, прямой выход которого соединен с синхровходом первого триггера, входом сдвига.регистра множимого и тактовым выходом устройства, разрядные выходы регистра множителя соединены с вторыми входами соответствующих элементов И группы.Недостатком устройства является его низкая производительность.Цель изобретения - повышение производительности устройства,Указанная цель достигается тем, что в устройство для умножения двоичных чисел, содержащее первый и второй триггеры, регистры множимого и множителя, первую группу элементов И и блок сложения, причем тактовый вход устройства подключен к счетному входу второго триггера и синхровходу блока сложения, вход сброса устройства соединен с входами сброса первого и второго триггеров, входами сброса регистров множимого и множителя и входом сброса блока сложения, входы множимого и множителя устройства подключены к информационным входам соответственно регистра множимого и первого триггера, выход которого соединен с информационным входом регистра множителя, а синхровход обьединен с входом сдвига регистра множимого, является тактовым выходом устройства и подключен к прямому выходу второго триггера, инверсный выход которого соединен с входом сдвига регистра множителя, разрядные выходы регистров множимого и множителя подключены соответственно к первым и вторым входам соответствующих элементов И первой группы, выход блока сложения является выходом устройства, введены блок управления и вторая группа элементов И, первые входы которых подключены к выходам соответствующихэлементов И первой группы,вторые входы соединены с соответствующими выходами блока управления, а выходы подключены к соответствующим входам блока сложения, синхровход и вход сброса которого обьединены соответственно с синхровходом и входом сброса блока управления,На фиг.1 показана схема устройства; на фиг.2 - временные диаграммы, иллюстрирующие функционирование устройства при умножении восьмиразрядных двоичных чисел, поступающих на входы устройства в последовательном коде непрерывным потоком; на фиг,3 - схема блока управления; на фиг.4 - схема блока сложения.Устройство содержит первый 1 и второй 2 триггеры, регистры множимого 3 и множителя 4, элементы И 5,1, 5.2, , 5,8 первой группы и элементы 6,1, 6.26.8 второй группы, блок 7 управления, блок 8 сложения, входы множимого 9 и множителя 10 устройства, тактовый вход 11 устройства, вход 12 сброса устройства, выход 13 результата устройства и тактовый выход 14 устройства, причем тактовый вход 11 устройства подключен к счетному входу второго триггера 2. синхровходу блока 7 управления и синхровходу блока 8 сложения, вход 12 сброса устройства соединен с входами сброса первого 1 и второго 2 триггеров, регистров множимого 3 и множителя 4, входом сброса блока 7 управления и входом сброса блока 8 сложения, входы множимого 9 и множителя 10 устройства подключены к информационным входам регистра 3 множимого и первого триггера 1, выход которого соединен с информационным входом регистра 4 множителя, а синхровход объединен с входом сдвига регистра 3 множимого, является тактовым выходом 14 устройства и подключен к прямому выходу второго триггера 2, инверсный выход которого соединен .с входом сдвига регистра 4 множителя разрядные выходы регистров множимого 3 и множителя 4подключены соответственно к первым и вторым входам соответствующих элементов И 5.1-5.8 первой группы, выходы которых подключены к первым входам соответствующих элементов И 6.1 - ,6,8 второй группы, вторые входы которых соединены с. соответствующими выходами блока 7 управления, выходы элементов И 6.1-6.8 соединены с соответствующими информационными входами блока 8 ",ложения, выход которого является выходом 13 результата устройства.Блок 7 управления 7 (фиг.З) содержит триггер 15, реверсивный сдвиговый регистр 16 и группу элементов НЕ 17.Блок 8 сложения (фиг.4) содержит многовходовый одноразрядный сумматор 18 и регистры 19,1-19.3 группы.Устройство работает следующим обраНа вход 12 сброса устройства поступает импульс, определяющий начало работы. Этот импульс сбрасывает е нуль триггеры 1 и 2, регистры 3 и 4, блок 7 управления (его рееерсиенцй сдвигсвый регистр 16) и регистры 19.1-19.3 блока 8 сложения. На тактовый вход 11 устройства поступают синхроимпульсы СИ 1 типа меандра, тактирующие работу устройства. Они подаются на счетный вход триггера 2, который на прямом и инверсном выходах формирует соответственно прямое и инверсное значения синхросигналов СИ 2 (фиг,2), а также на синхровходы блоков управления 7 и сложения 8, Прямое значение синхросигналов СИ 2 выдается на тактовый выход 14 устройства для синхронизации приема сомножителей, На входы 9 и 10 множимого и множителя с частотой следования синхроимпульсов СИ 2 поступают е последовательном коде разряды (начиная с первого, младшего) множимого и множителя соответственно. Причем вслед за разрядами первой пары сомножителей безпаузы аналогично поступают разряды последующих пар сомножителей, образуя их непрерывный поток.Под действием синхроимпульсов СИ 2 поступающих на вход сдвига регистра 3 множимого, разряды множимого продвигаются в каждом такте в регистре 3 множимо.го на одну позицию в сторону старших разрядов, Разряды множителя вдвигаются в регистр 4 множителя через триггер 1, в который разряды записываются по синхросигналам СИ 2, а в регистр 4 множителя вдвигаются по инверсным синхросигналам СИ 2 с задержкой на полтакта (фиг.2), на одну позицию в сторону младших разрядов регистра 4 множителя, 35 40 складывает их с учетом сигналов перено 45 50 55 5 10 15 20 25 30 При этом на выходах регистров 3 и 4 формируются последовательности разрядов множимого и множителя в соответствии с временными диаграммами. Числа. указанные на временных диаграммах выходов разрядое регистров 3 и 4, а также входов 9 и 10 устройства, означают номера разрядов множимого и множителя, причем младшему разряду соответствует номер 1, а старшему - номер 8. Вслед за разрядами первой пары сомножителей в регистры 3 и 4 вдвигаются последующие пары сомножителей, номера их разрядов для двух последующих пар помечены на временных диаграммах штрихами и двумя штрихами,Под действием указанных последовательностей разрядов множимого и множителя на выходах элементов И первой группы 5 формируются последовательности коньюнкций, поступающие на первые входы соответствующих элементов И 6.1 - 6.8 второй группы, На вторые входы элементов И 6.1-6,8 подаются управляющие сигналы с соответствующих выходов блока 7 управления (фиг.2). Элементы И 6,1 - 6.8 второй группы под действием управляющих сигналов обнуляют часть конъюнкций, поступающих на их первые входы, и при этом на их выходах формируются последовательности конъюнкций, изображенные на соответствующих временных диаграммах (фиг.2) и обозначенные на них двухразрядным кодом; первый и второй разряды этого кода - номера множимого и множителя соответственно,Полученные конъюнкции поступают с выходов элементов И 6.1 - 6.8 второй группы на входы блока 8 сложения, который в каждом такте с частотой синхронизации СИ 1 сов с предыдущих тактов, задержанных на регистрах 19 группы. Причем в каждом такте складываются конъюнкции с одинаковыми функциями, которые принимают значения на тактах для одной пары сомножителей от 2 до 2 и 2 за счет учета0 14 15сигналое переноса; сигнал переноса с первого выхода переноса многовходового одноразрядного сумматора 18 задерживается на один такт на регистре 19,1, сигнал переноса задерживается на два такта на первых двух регистрах 19,1 и 19.2 группы и т,д. В результате сложения конъюнкций на выходе блока 8 сложения формируется очередной разряд результата, который е последовательном коде выдается на выход 13 устройства, причем результаты для различных пар сомножителей сливаются во времени в единый поток результатое.Блок управления 7 работает следующим образом,В начальный момент времени на вход сброса блока 1 поступает импульс, устанавливающий в нуль реверсивный сдвиговый регистр 16, после чего нулевой уровень с его первого разрядного выхода сбрасывает в нуль триггер 15, Код О 1 с прямого и инверсного выходов триггера 15 подается на управляющие входы реверсивного сдвигового регистра 16, который переходит в режим сдвига единичного значения с входа от младшего к старшему разряду. Сдвиг в регистре 16 осуществляется под воздействием синхроимпульсов СИ 2, подаваемых на его синхровход. В течение восьми тактов (синхроимпульсов СИ 2) единичное значение достигнет восьмого разрядного выхода и через элемент НЕ группы17 установит триггер 15 в единичное состояние, изменит тем самым на инверсный код на управляющих входах регистра 16 и переведет его в режим сдвига нулевого значения с входа от старшего разряда к младшему. В течение восьми тактов нулевое значение достигнет первого разрядного выхода регистра 16, сбросит состояние ВБ-т:;,иггера и процесс продвижения по реги тру 16 единичного и нулевого значения повторится вновь, Значения с разрядных выходов регистра 16 инвертируются на элементах НЕ группы 17 и поступают на соответствующие выходы блока 8 управления, Таким образом формируются управляющие сигналы, показанные на соответствующих временных диаграммах фиг,2).В качестве регистров 3, 4, 16, 19.1-19.3 могут использоваться микросхемы 555 ИР 13, триггеры 1, 2 и 15,ыполняются на микросхемах 155 ТМ 2 для триггера 2 инверсйый выход подключается к О-входу, синхровход служит счетным входом). Мно говходовый одноразрядный сумматор 18 выполняется на микросхеме 555 ИМ 5.По сравнению с известным предлагаемое устройство позволяет осуществлять непрерывную обработку последовательностей сомножителей, т,е, без пауз между концом обработки одной пары сомножителей и началом обработки другой, что повышает производительность устройства, Известное устройство при обработке 8-разрядных чисел затрагивает 12 тактов на каждую пару 5 сомножителей, из нлх четыре такта, - пауза; производительность такого устройства Пп = 1/12. Предлагаемое устройство тратит на обработку одной пары сомножителеи 8 тактов, его производительность П = 1/8, т,е.10 в 1,5 выше,Формула изобретения Устройство для умножения двоичныхчисел, содержащее первый н второй тригге ры, регистры множимого и множителя,первую группу элементов К и блок сложения, причем тактовый вход устройства подключен к счетному входу второго триггера и синхровходу блока сложения, вход 20 сброса устройства соединен с входамисброса первого л второго тригерое, реглстрое множимого и множителя и блока сложения, входы множимого и множителя устройства соединены с информационны ми входами соответственно регистра множимого и первого триггера, выход которого соединен с информационным входом регистра множителя, а синхровход - с входом сдвига оегистра множимого, тактовым вы ходом устройства и прямым выходом второго триггера,инверсный выход которого соединен с входом сдвига регистра множителя, разрядные выходы регистров множимого и множителя соединены с первыми 35 л вторыми входами соответствующих элементов И первой группы, выход блока сложения соединен с выходом результата устролства, о т л и ч а ю щ е е с я тем, что, с целью повышения проиэводителы ости уст ройства, ь него введены блок управленияи вторая группа злеь.снтов И, первые входы которых соединены с выходами соответствующих элемснтов И первой группы, вторыс входы - с соответствующими выхо дами блока управления, а выходы - с соответствующими входами блока сложения, синхг.свход и вход сброса которого обьединены соответственно с синхровходом и входом сброса блока управления.01711152 В к И .1.пл,л.двпэлгд 9 Г г 3 ч 5 б г З ч 5 б 3 ых 1 эл 3 3 юхИ эл 3 5 б 7 б Вы ЗэлЗ Выу чэл 3 ВыубэлЗ Л 3 4 Х дф 2 7 эл 3 3 Ч 5 б 9 8 Г Р 3 Зыу Ррл 3 г 3 ю Г б о г Г г 3 Ч 5 б 7 З Г" г"Ю кЮ г 3 ч 5 б 7 б Г г з ч 5 б 7 ю Г",ффЗых эл Г ВьГУЗэл Ф ЯьГу 7 ЭЛ Ч 8 ьмбял Ф Змузэл Ч Юьичгл УГ 3 ч Х б 3 эуЗм Ф г Х б 9 Ю Г б 7 8 Гк 8 ф Вью/Ял АГуЗлб гЭьГГЗ б.О ьГГ ЗЛ б.О фЗ Г гЧ гз ЗЗ ЗЕ ьб ч э Я5 г бг /3/угЪгЗ з 53 бЪбФ575 г бгбзз Ъ 8 ффГ и Зг бг бз 731 ч юь г 5 ьГу ЭЛ 63 ьГу элб Гх уб гб гРзэзг фю ГЗюгб г "Рзу 32 ь ггггУ сгог ггзгхгс гггг/г г г ф гг гз г" гзгф ггг г" г"гфггф г,2 ВыуАфл 7 Вык 7 ул 7 бед 6 эл 7ЗыуУрл 7 Выучзл 7 Выузэл 7 8 ыугэл 7 36 ООл 7 Зьи/3 7 8 Г г 3 ч - бЮ Г" 7 г г г 3 ч 5 б у 8 Г" г" г 3 с 5 6 7 ю Г г г ч 5 в 7 к Г" 3 ч 5 6 7 8 Г г. 3 Ф 3 и Х б 7 Р Г а 3 Ф ХбфУ 3 Ч 5 б 7 Р Г г 3 кГ б г 3 ч 5 б 7 8 Г г 3 Ф" Х С:С:)С г 7 гГ Г / ГГ Гг гг и эз и чч му Збзб бс бэ э м гг Г ГггггззззьЙфз 55 хб гГ зсзг ьг+з Зз аюьббэзмгб З 1 гг зг зг ФгФ 3535 ь бьб 5 ы 6 Г я уг гг гз бу уг 7 МгРзедактор А. Козориз Корректор С, Шевкун изводственно-издательский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 Заказ 340ВНИИП Состд вител ь А. ДроздТехред М,Моргентал Тираж Подписноеосударственного комитета по изобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5