Патенты с меткой «сумматор»

Номер патента: 1275428

Опубликовано: 07.12.1986

Авторы: Габышева, Гиль, Нестерук, Фомин

МПК: G06F 7/50, G11C 11/14

Метки: сумматор

...второй группы расположено по Квыходных каналов второй группы, следовательно, по этим каналам может поступить от одного до Кдоменов, что соответствует минимальному и максимальному остаткам от деления линейной суммы на модуль сумматора. Если на пути продвижения ЦЩ в канале вывода ЦМД имеется дополнительная динамическая ловушка ЦМД второй группы, содержащая домен, то вследствие наличия сил магнитостатического взаимодействия между доменом в дополнительной динамической ловушке и доменом в канале вывода ЦМД последний поступает в канал принудительного продвижения ЦЩ, магнитосвязанный с данной дополнительной динамической ловушкой ЦМД 9, и далее по каналу разрушения ЦМД 12 в аннигилятор 13 ЦМД. Таким образом, на выход сумматора поступают только...

Номер патента: 1275429

Опубликовано: 07.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: сумматор

...и контрольные точки 2135. Пороговые детекторы и токовыеотражатели построены на а-р-и-транзисторах с инжекционным питанием вцепь базы. Предлагаемый сумматор осуществляет суммирование семи одноразрядных двухуровневых операндов и формирование цифры суммы и двух раэря"дов переноса. При построении многоразрядного сумматора на базе данного выход 11 сумматора каждого З.-горазряда подключается к входу сумматора (д+1)-го разряда, а выход12 - к входу (3.+2)-го разряда.Сумматор работает следующим об"разом.На входы 9 подаются двузначныесигналы аргументов, которые поступают на входы четных пороговых детекторов, Причем семь двузначных входов приводят к возникновению на каждой группе входов 9 набора значенийтоковой суммы: (О 1 2 3 4 5 6 7). 75429...

Номер патента: 1275430

Опубликовано: 07.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: инжекционных, одноразрядный, сумматор, элементах

...1 О переноса, На чертеже показаны также контрольные точки 11-19. Пороговые детекторы и токовые отражатели выполнены/на и-р-и"транзисторах с инжекционным питанием в цепь базы, При этом на выходе 9 реализуется функция 1 сзначной суммы трех операндов, а на выходе 10 - функция двузначного переноса. Два из трех входных операндов являются Е-значными, а третий, в качестве которого подается входной перенос, - двузначным.При произвольном К в базы транзисторов, образующих токовые отражатели 15 Одноразрядный сумматор для К 4 работает следующим образом. Входные сигналы операндов на входах 1 и 2 принимают значения из ал фавита Е = ( 0,1,2,3), а на входе 3,обозначающем перенос из предыдущегоразряда, принимают значения из Е==0,1 . Тогда...

Номер патента: 1277096

Опубликовано: 15.12.1986

Автор: Журкин

МПК: G06F 7/50

Метки: инжекционных, одноразрядный, сумматор, элементах

...питанием н цепь базы.При 1-4 в базы транзисторов образующих токовые отражатели 4-6 и пороговые детекторы 7 и 8, инжектируются токи, соответствующие 7, 3, ,4. 4и 1 единицамПри произвольном к в базы транзисторов должны инжектироваться токи,соответствующие 21 к, 1-1, 1 с, К иединицам,Для насыщения соответствующеготранзистора необходим входнои ток35в одну единицу При этом токовыйотражатель своим выходом может отводить инжекционныи ток с входа последующего элемента, равный току, поступающему на его вход, а открытый4 впороговый детектор может отводитьвесь инжекционный ток с входа по"следующего элемента,Одноразрядный сумматор для Кработает следующим образом.45На входах 1 и 2 операнцы принимают все возможные значения из множества Е...

Номер патента: 1278835

Опубликовано: 23.12.1986

Авторы: Дудкин, Ткаченко

МПК: G06F 7/49

Метки: накапливающий, сумматор

...что элемент И 4 (з.-2)-го12рд з 1 эядй 5 Одслгэтеьнь.и 1 с це)13)Йтп 1 элт 3 ляющей юине это о )с,)ллр 5 ттл пя выходе имеет логичест.;.ии "О", цаличием ц 3 юПе пе)эецОса 1.1"2) "1 с) )э;л ряД 3 цуЛ 5 ГгбЬ)ТС 1 ЯСЭТС 5 р або ц ГумьЯТО)Э. 8 ПО МОДЛю,т 13 Л. Кс ЭПСгЕЭПТЯ И.Ит д постоя)иля пода. а с вьтхотта эле ЕН 1 Я И 2 ц.тт 1 ЕВОГО СИГНЯЛ т 1 а ВХОД элемента 1)ТИ) э 05.5 с 5 ес 5 тс 3 м что на входы элемента 1 ШИ 31 подается два нулевьх с;гнала,11 ри суммировании в тгэддивионпойСИСТЕМЕ СЧИСЛЕЦИЯ СИГНац ПСРЕт)с)СЯ ИЗ(з.-1)-го разряда. учас.твует лппв )эСЛОжЕЦШ 1 ЦЕ ВЛГГЯ 5 Ца ПОтУТЕЦГЕ СИГнала Ге)эеосд. из дгп)ного рлгт)5 да.Прн рабвтЕ С ЧИСПЛ ПГ) трэттста)3 ЛЕНЦЬЬ)И В,ФЬ)эОНЯЧтп 1 ЕВОИ" С,гн т 3.С: гЧИСЛЕШя ЛО ГттЧЕСКЛЯцр)тсутотпуЕТ...

Номер патента: 1291968

Опубликовано: 23.02.1987

Автор: Власов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...период второго временного такта ( ) продолжает формироваться ираспространяться в сторону старшихразрядов потенциал сквозного переноса. Распространение сигнала переноса30должно завершиться до начала следующего временного такта,По третьему временному такту (э)выполняется ЭО второго сложения помодулю два. Для выполнения этой ЭОна вход 17 подается исполнительныйимпульс. Если в данный двоичный разряд из младшего разряда сумматорана второй вход И 10 поступил потенциал переноса, то исполнительный40импульс по цепи И 10, ИЛИ 4 посту,пает на первые входы И 7 и 8 и выполняет инвертирование триггера 11. Наэтом операция"сложения завершается.45Результат суммирования двух чиселбудет храниться в триггерах 11. В момент выдачи результата сложения...

Номер патента: 1305664

Опубликовано: 23.04.1987

Авторы: Гыскэ, Ротарь

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...операнда равна -1, на выходе элемен та ИЛИ 17 находится 1. Однако десятичный перенос должен быть равен нулю, так как промежуточная сумма не может быть больше 8. Поэтому выход элемента ИЛИ 17 соединен с первым входом элемента И 16, другой вход которого подключен к выходу элемента И-НЕ 18, входы которого соединены с двумя старшими разрядами входа второго операнда. В случае, когда цифра второго операнда равна -1, обеспечивается равенство нулю десятичного переноса.В сумматорах 5-8 промежуточная сум ма корректируется кодом 0110, если Окончательная сумма получается на выходах сумматоров 5-8,которые образуют ее четырехзарядный код. Вход и выход десятичного переносов используются для связи между разрядами при организации многоразрядного...

Номер патента: 1310808

Опубликовано: 15.05.1987

Авторы: Гриб, Дудкин, Ткаченко

МПК: G06F 7/49

Метки: комбинационный, сумматор

...промежуточная сумма нестанет эквивалентна окончательной,о чем свидетельствует нулевой сигнал переноса,35 Представление чисел в двоичнойоптимальной системе счисления производится также в ниде многочлена,но для этой цели, кроме выражения10 переноса 00 0 0 1 0 1 0 01 10 0 В данном случае на выходной шине сигнал аналогичен предыдущему случаю. формирование сигналов на остальных выходах следующее,Сигналы переноса из (1-1)-го и (+2)"го разрядов поступают соответственно на третий и четвертый входы логического узла.Элемент И 17 учитывает одновременный приход единичных сигналов пе" реноса и подает его через элемент ИЛИ 23 на третий вход одноразрядного сумматора 1, предварительно учитывая сигнал с выхода элемента И 16.Элементы ИЛИ 22 и 23...

Номер патента: 1312566

Опубликовано: 23.05.1987

Автор: Журкин

МПК: G06F 7/50

Метки: к-значный, одноразрядный, сумматор

...схеме токового суммирования, первый и второй выходы второго порогового детектора соединены с входами пятого и шестого токовых отражателей, выход пятого токового отражателя соединен с входом седьмого токового отражателя, выход которого соединен с выходом третьего токового отражателя и подключен к входу четвертого токового отражателя, выход шестого токо-вого отражателя соединен с выходом первого токового отражателя, выход четвертого токового отражателя подключен к входу восьмого токового отражателя, выход которого соединен с выходом суммы сумматора. Входной Значения тока в точках схемы 30 32 3 0 3,5 7,5 4 0 0 4 3 2 0 2,5 1 0 15 0 О 0,5 6,5 4 О 0 4 2 5,5 4 0 0 4 1 1 4,5 4 0 0 4 О 1 1 131256Изобретение относится к вычислительной технике и...

Номер патента: 1316006

Опубликовано: 07.06.1987

Авторы: Грездов, Космач, Новицкий, Романцов

МПК: G06G 7/14

Метки: аналого-цифровой, сумматор

...часть 1-го числа, 001 - целая часть 2-го числа, 25 001 - перенос из младшего разряда т.е. У=1,6+1,8=3,4,(5) Работа сумматора начинается с момента подачи на шину 10 эталонногонапряжения, соответствующего цифровой единице, Ь,= В (при двоичнойсистеме счисления н цифровом сумматоре 1); на шину 12 эталонного напряжения, соответствующего инвертированной цифровой единице - Ь =1 В наь цЕ ь 30шину 11 эталонного напряжения, соответствующего единице аналогового переноса 1 =0,1 В (те, аналогоныйразряд является дробными в десятичной системе счисления перенос н этотразряд имеет вес младшей единицы это го же разряда и задается уровнем н0,1 В),Дноичные коды целых частей слагаемых х, и х (0,01 и 001 соотнетст- щненно) суммируются в...

Номер патента: 1318976

Опубликовано: 23.06.1987

Авторы: Денисов, Матвеев, Очин

МПК: G02F 3/00, G06F 7/56

Метки: оптический, сумматор

...второе пространственно-непрерывные бинарные изображения. Каждый из входных потоков делится соответственно зеркалами 11 и 4 на две составляющих, Первая составляющая второго потока суммируется в противофазе с первой составляющей первого потока на полупро.рачном зеркале 3. Результирующий поток, вследствие этого, будет двухуровневым, При этом уровень "1" будет лишь в тех пространственных областях потока, где нет совпадения единицы исходных потоков. Конкретно, для сочетаний 00, 10, 01 и 11 (первым показан уровень первой составляющей второго потока) амплитуда света на зеркале 3 будет соответственно 0,1-1 и О.Полученный поток после зеркала 3 попадает на вход фазового модулятора 5. На выходе модулятора 5 возникает двухуровневый геометрический...

Номер патента: 1319023

Опубликовано: 23.06.1987

Авторы: Дудкин, Ткаченко

МПК: G06F 7/49

Метки: накапливающий, сумматор

...может быть сформирован сиг-. 35 нал переноса из данного разряда.При работе с числами, представлен-ными в Фибоначчиевой системе счисления, логическая единица подается на первую управляющую шину, Разряд сум матора подключается к входным шинам переноса из (д)-го, (х+2)-го разрядов и входным шинам переноса в 0+1)-й, (1-2)-й разряды, а также шине входа суммы данного разряда, 45 Следовательно, сумматор выполняет следующий алгоритм. сложения:С+с =(1+1)+ф 1-2)и как видно, оперирует со следующими50 сигналами: входными сигналами переносов, разрядами слагаемых.Наличие двух сигналов переноса в данный разряд приводит к необходимости получения из них сигнала, уча 55 ствующего в сложении, и сигнала переноса из .данного разряда, что поясняется в...

Номер патента: 1320803

Опубликовано: 30.06.1987

Авторы: Орлов, Тихомиров, Шостак

МПК: G06F 7/50

Метки: накапливающий, сумматор

...единицы на управляющей и) -не 8, приемный регистр будет находить.ся в нулевом состоянии. В момент уевтановления на шине 8 уровня яогичесмика ггараллелЬно-последовательногопереключения триггеров э и 6 региг тров однозначно определяется из соот 0: )0 Ч 0 Л Лк 1 )пк 1. 0 к 1 -1(Н): 1-)к-) )/где О, = О, где к -- 1, ш - номерразряда сумматора, )к - значениек-го разряда приемного регистра посяе загрузки в него очередного слагаемого, 0 (О)- значение г-госостояния к - го триггера приемного(накапливающего) регистра, Й ,значение к-го разряда накапливающего регистра после предьгдущего цикла суммирования. 1 ил. кого нуля на )и)формационные входы 10 устройства подается код второго слагбпк )-) ) як - 0 як(-1)(-) )0 ; (Г)) - значение з -го...

Номер патента: 1322259

Опубликовано: 07.07.1987

Авторы: Воронов, Збродов, Сидоренко

МПК: G06F 7/49

Метки: накапливающий, сумматор

...(1) вытекает, что Причем в первом случае уравнения (3) всегда а . = 1 -г = О где а,3и М - -е значения операндов А и В соответственно, а во втором случае а .1 = Ь= О, Это обуславливает что в первом случаеф если а 1-12 = Ъ- = 1, то распространение переноса в следующем частичном цикле может быть не далее чем , 1-разряд; во втором случае распространение переноса в 3 + 1,1-разряд; заканчивается в первом частичном цикле суммиро вания. Это исключает формирование цепочки обратных переносов более чем в пределах двух смежных групп для люА = О 1 О состояния триггера 0 01 1 О состояния триггера 1 01 00 состояния триггера 1 01 00 состояния триггера 1 10 1 О А + В = 1 101 О = 201 О Перед началом суммирования на вход11 подается единичный сигнал и...

Номер патента: 1322260

Опубликовано: 07.07.1987

Автор: Телековец

МПК: G06F 7/49

Метки: последовательный, сумматор

...подаются такжестаршими разрядамн вперед инверсныепо тожительные ч о грццательн. е значения второго операд (Ь), представленного цифрами 1,О и 1, и на входные шины 8 и 9 подаются прямые положительные и отрицатечгные знач.ничвторого операнда,Входная логика цс ргото 1)-триггера2 формигует значецц .тка 1 оженияБ, =Б, -22. в соответс - ,згги с:югнчес -1ким выражениемБ =а Ь: ",а Ь. 22260 1Входная логика второго П-триггера3 формирует отрицательное значениерезультата в соответствии с логическм выражением2, =Б, з Ь ЧЯ, ЬВходная логика третьего Р-триггера 5 формирует положительное значениерезультата в соответствии с логичес" 10 кцм выражениемЕ;а,Я,., Ь;ЧЬБ,Пример сложения двух чисела = О 101010 и Ь = 10110 10 1, реэуль"11 татом которого является...

Номер патента: 1322402

Опубликовано: 07.07.1987

Авторы: Макаров, Склянкин

МПК: H03B 7/14

Метки: мощности, сумматор

...мощности содержит отрезок 1 прямоугольного вол новода, свернутый в кольцо с короткозамыкателем 2 на одном конце, другой конец которого является выходом сумматора, п пар полупроводниковых генераторных диодов 3, размещенных между широкими стенками отрезка прямоугольного волновода на одинаковых расстояниях, кратных половине длины волны, высокодобротный цилиндрический резонатор 4, окна 5 свя. зи пары полупроводниковых генераторных диодов 3, дополнительный полупроводниковый генераторный диод 6.Сумматор мощности работает следующим образом.СВЧ колебания, возбуждаемые дополнительным полупроводниковым генераторным диодом 6 в высокодобротном цилиндрическом резонаторе 4, через окна 5 связи синхронизируют колебания в парах полупроводниковых...

Номер патента: 1325465

Опубликовано: 23.07.1987

Авторы: Варшавский, Мараховский, Тимохин, Цирлин

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...открывающее этот транзистор, а на затворе транзистора 5 - нулевое, в результате чего последний закрыт ина выходе переноса единичное значение(С;= 1). Из этого следует, что на выходе переноса реализуется логическая функцияС;=х;у;/ С; ЬО+у).На затворе транзистора 12, как и на затворе транзистора 6, единичное значение появляется только тогда, когда на обоих входах слагаемых имеются либо нулевые, либоединичные значения (х;= у;=0 или х;===у;= 1). При этом транзистор 12 открыт иединичное значение на выходе суммы (Я;= 1возможно только в случае, если на входе переноса также имеется единичное значение 15 20 25 30 35 40 45 50(С; = 1). Если на затворе транзистора 12 имеется нулевое значение и он закрыт, что возможно при нулевом значении на...

Номер патента: 1327092

Опубликовано: 30.07.1987

Автор: Збродов

МПК: G06F 7/49

Метки: комбинационный, сумматор

...пример сложения в ,К,г-кодах позволяет записать таблицу истинности для логических функций каждого из и четных разрядов комбинационного сумматора.27092 з 3Применяя табл. 1, перепишем табл.3 в более удобном виде. Для этого исключим повторяющиеся и запрещенные (Ф) комбинации, В результате первые 12 наборов (в табл, 3 они отделены пунктиром) перепишутся в виде таблицы истинности для традиционного дво-ичного одноразрядного сумматора. При этом логическая функция первого входа .одноразрядного сумматора (обозначим 5 8 ) запишется в виде 3) е 1, 1 чСледовательно, логическая функция второго входа одноразрядного сумматора записывается в видеЬ 2) юЕ 11 ) А )+11 - ),2Отсюда вытекает реализация функции контроляЕ. =а Ъ Р)Л ) 1 )т )+111- 1 дНа основе...

Номер патента: 1328818

Опубликовано: 07.08.1987

Авторы: Аспидов, Гусев, Мисько, Селетников

МПК: G06F 11/30, G06F 7/50

Метки: контролируемый, сумматор

...истинности полногоодноразрядного сумматора. В режиме"Контроль" на вход 7 задания режимаработы подается сигнал, соответствующий логическому "О", а на информационные входы 8 и 9 и вход 10 переноса - сигналы, соответствующие логической " 1". При этом в цепи элементов1 и 6, охваченных обратной связью,возникает генерация. На выходе элемента ИЛИ 6 вырабатывается серия импульсов с периодом Т=41, где- длительность задержки на одном элементе.Эта серия импульсов поступает на первые входы элементов И 3-5, на остальных входах этих элементов присутствуют постоянные сигналы, равные "1".В результате на выходе сумматора 2по модулю два появится серия импульсов, что свидетельствует об исправномсостоянии элементов 1-6. Этот фактможно регистрировать...

Номер патента: 1338053

Опубликовано: 15.09.1987

Автор: Греб

МПК: H03K 19/08

Метки: сумматор

...переход эмиттер - база транзистора 19,резистор 21, резистор 10; низкийуровень шины питания, единичный уровень с коллектора открытого транзистора 19 попадает на выход 5. Остальные транзисторы заперты, так как напряжения на их базах и эмнттерах равны и низки по уровню, на выходе 6нулевой уровень. Пятое состояние; напервый 1 и третий 3 входы подан единичный уровень, на вход 2 - нулевой, 45 открыт транзистор 8 током смещенияпо вышеописанной цепи, открыт транзистор 13 и удерживается в открытомсостоянии током смещения по цепи:высокий уровень напряжения входа 1, 50 переход первый эмиттер - база транзистора 13, резистор 14, диод 16, резистор 20, низкий уровень шины питания. Транзисторы 18 и 19 заперты,так как их эмиттеры и базы находятся на...

Номер патента: 1341633

Опубликовано: 30.09.1987

Автор: Ткаченко

МПК: G06F 7/49

Метки: последовательный, сумматор

...отсутствуют, т.е,сложение осуществляется в реальноммасштабе времени,Элементы 4, 4, 4 З задержкинеобходимы для запоминания сигналапереноса и выполнены на Э-триггерах,Сигнал переноса в (Б - 2)-й и(Б - 3)-й разряды кода суммы формируется элементом И 5 в Б-м тактесогласно булевой записи где А , В з - Б-е разряды кодов операндов.Элемент ИЛИ 7 формирует значение суммы в Б-м такте согласно переключательной функции= А Ч ВЧ РД 1 Р, (6)Элемент ИЛИ 7 необходим для выработки единичного сигнала с целью его записи в младший разряд кода суммы согласно алгоритму (4) .Последовательный сумматор работает следующим образом.Допустим, необходимо произвести сложение 6 + 6. Число 6 в минимальной системе счисления имеет вид:разряда 1 2 3 4 5 6 7 Вес разряда 1 1...

Номер патента: 1341723

Опубликовано: 30.09.1987

Авторы: Измалков, Серков, Солодухин, Федоров

МПК: H03M 7/00

Метки: единичного, кода, разрядного, сумматор

...сумме "1" слагаемых,при этом все единицы размещены наЗО первых (верхних) выходах б,Благодаря предлагаемой структуресумматора количество логических ячеек 1 минимизируется,Сумматор и-разрядного единичного кода работает следующим образом,На первые и вторые входы 4 и 5 сумматора подаются единичные кодыФормула изобретения35 1, Сумматор и-разрядного единичного кода, содержащий логическиеячейки с двумя входами и двумя выходами каждая, расположенные рядами, 40 первые и вторые входы и логическихячеек первого ряда являются соответственно первыми и вторыми входамисумматора,.о т л и ч а ю щ и й с ятем, что, с целью упрощения путем 45 максимальной регуляризации структурысумматора, логические ячейки сгруппированы н пирамидальные блоки первого...

Номер патента: 1343408

Опубликовано: 07.10.1987

Авторы: Барыленко, Мочалов, Руденко, Селезнев

МПК: G06F 7/38

Метки: два, модулю, сумматор

...модулю два содержитэлементы ИЛИ-НЕ 1 и И-НЕ 2, расширитель 3 импульсов, элемент 4 задержки,первый узел 5 дифференцирования, элемент И 6, первый формирователь 7 импульсов, второй 8 и третий 9 узлыдифференцирования, второй 10 и третий11 формирователи импульсов,Сумматор по модулю два работаетследующим образом.Входные последовательности импульсов поступают на второй 8 и третий 9узлы дифференцирования, дифференциру-:ются и своими передними фронтами запускают формирователи 10 и 11 импульсов. С выходов формирователей 10 и 11импульсов последовательности импульсов поступают на элемент ИЛИ-НЕ 1.Длительность сигнала, поступающегос выхода элемента ИЛИ-НЕ 1 на входпервого узла 5 дифференцирования,равна суммарной длительности информационных сигналов...

Номер патента: 1348824

Опубликовано: 30.10.1987

Авторы: Баранов, Брюхович, Шикин

МПК: G06F 7/49, G06F 7/50

Метки: матричный, сумматор

...И 65 в прямом виде, т,е,на выходах группы элементов ИЛИ 43формируются коды чисел 1)1и через группу элементов ИЛИ 46на первые входы группы элементов ИЛИ48 и группы элементов И 66 в инверсном виде. В. результате, на выходахгруппы элементов ИЛИ 46 формируются(коды чисел 1),О1Такое представление управляющегооперанда позволяет получить на выходах групп элементов ИЛИ 49, 50 коды1сумм г с сигналами переноса Р1г = (х и 1), ) Гпод 8;11348824 коммутаторы 15 и 16 поступают на соответствующие входы элементов И 36- 38 и элемента ИЛИ-НЕ 69. В том случае, если оба эти сигнала равны "0" или "1", на выходе элемента ИЛИ-НЕ 70 будет нулевой сигнал, а на выходе элемента И 39 - единичный. При этом на выходе группы элементов ИЛИ 55 будет получен код числа...

Номер патента: 1356194

Опубликовано: 30.11.1987

Авторы: Жуков, Онышко, Постюшков, Фетисов, Филатов

МПК: H03F 1/02, H03H 7/48

Метки: колебаний, мощности, сумматор, управляемый, электрических

...формирует код для управленияавтотрансформатором 6, в котором устанавливается коэффициент трансформации 1/Й.Таким образом, обеспечивается работа управляемого сумматора мощностиэлектрических колебаний для числагенераторов 1 равного И " 2.Число усилительных блоков 11, атакже число генераторов 1 и трансформаторов 3 в каждом усилительномблоке зависит от общего числа Н генераторов 1. Один из вариантов распределения генераторов 1 междуотдельными усилительными блоками11 в управляемом сумматоре, обеспечивающем дискретное регулирование выходной мощности с шагомР, при минимальном числе усилительныхблоков 11 и минимальном количествеключей 7, 8, 9 для случая Н от 3 до10 приведен в таблице,Например, для И=7 требуется установить выходную мощность в...

Номер патента: 1357945

Опубликовано: 07.12.1987

Авторы: Варшавский, Мараховский, Тимохин, Цирлин

МПК: G06F 7/50

Метки: моп-транзисторах, одноразрядный, сумматор

...(С; = 0). При единичном значении на входах обоих слагаемых (Х= У; = 1) на затворе транзистора 8, как и на затворе транзистора 5, имеется единичное значение и он открыт, но из-за того, что такое же значение имеется и на стокеэтого транзистора, это не вызывает уменьшения значения на выходе переноса. Теперь при нулевом значении на выходе суммы, что возможно только при нулевом значении на входе переноса (С ,= 0), транзистор 9 закрыт и на выходе переноса единичное значение (С; = 1), При единичном значении на выходе суммы (Я; = 1), возможным только при единичном значении на входе переноса (С.,= 1),транзистор 9 открыт, но закрыт транзистор 10, на затворе которого имеется нулевое значение, вследствие того, что транзистор .7 открыт...

Номер патента: 1363188

Опубликовано: 30.12.1987

Автор: Ткаченко

МПК: G06F 7/49

Метки: параллельный, сумматор

...из последовательности (1 а).Таким образом, каждый одноразрядный сумматор в предлагаемом сумматоре содержит всего два простейшихлогических элемента, а значение сум"мы формируется на выходе после поступления на входы сумматора значений слагаемых, так как сигналы переноса передаются без задержкиСущность изобретения состоит в. реализации формул .(3) и (4).Одноразрядные сумматоры 1 предназначены для выработки сигнала суммына выходе 11 согласно соотношению(3) и выработки сигнала переноса навыходе 12 согласно соотношению (4).Реализация основного алгоритма сложения (2) осуществляется соответствующими связями между выходами 12и входами 9-10 одноразрядных сумматоров 1.1Полусумматор 5 служит для выработки сигнала суммы на выходе суммыи сигнале...

Номер патента: 1363190

Опубликовано: 30.12.1987

Автор: Дьяченко

МПК: G06F 7/50

Метки: сумматор

...электрической схеме. (Фиг.2) сумматор 20 содержит четыре МДП-транзистора 11- 4 с каналом р-типа проводимости, четыре транзистора 15-18 п-типа и шесть элементов НЕ (инверторов) 19- 24. 25Работа сумматора иллюстрируется с помощью таблицы. При значении управляющего сигнала С 1= выполняются Функции сумматора, при Я=О - вычитателя. В таблице приведены состояния тран- З 0 зисторов 11-18 при различных комбина 90 2циях входных сигналов: П-проводящее (открытое), 3 - закрытое,Формула изобретения Сумматор, содержащий два элементаНЕРАВНОЗНАЧНОСТЬ и мультиплексор, вы"ход которого является выходом переноса сумматора, входы первого и,второго операндов сумматора соединены свходами первого элемента НЕРАВНОЗНАЧНОСТЬ, выход которого соединен с...

Номер патента: 1363193

Опубликовано: 30.12.1987

Авторы: Григорьев, Тройков, Цветков

МПК: G06F 7/56

Метки: модулю, оптоэлектронный, сумматор

...в виде электрооптической микросхемы с электрическим входом и выходом для чисел и результата и оптическим окном для выполнения операции сложения, 3 ил. числа первого слагаемогозадаетсяс помощью верхней пленки б (фиг.2).В начальном состоянии пленка свет непропускает,При задании числа остаткасвет будет пропускать та полоса верхней пленки 6, на которую подан соот"ветствующий потенциал.Остаток числа второго слагаемого; задается с помощью нижней пленки6 (фиг.2). При задании числа остаткасвет будут пропускать элементыпленки, соответствующие+0)шойр 01(; +1)шойр 1,(,+р)шойр(р)клеткам транспаранта,где первый членявляется номером строки, второй -номером столбца.Число фотоприемников в матрице 8равно р . Фотоприемники соединены по2схеме ИЛИ (фиг.З)...

Номер патента: 1372320

Опубликовано: 07.02.1988

Авторы: Дубчак, Колесницкий, Красиленко, Мержиевский

МПК: G06F 7/49, G06F 7/56

Метки: модулю, накапливающий, сумматор

...переключателя с пороговым напряжением переключения 5 В ивременем переключения 100 пс,Сумматор работает следующим обраПосле включения питания сумматор 25.устанавливают н исходное состояние подачей управляющего сигнала на вход 21 установки в "0", при этом триггер 2.1 устанавливается в "1", а триггеры 2.2-2.Р - в "0". Такой код (1,0, 00) на выходдх триггеров 2,1-2.Р соответствует нулевому значению суммы. Операнды представляются в единично-позиционном коде (1 из Р") т,е. могут принимать только Р значений от 0 (код 1,0,00) до Р(код О,35 0,01). Если на входах операнда 16,1-16.Р присутствует код (1,0,0. 0) и отсутствует на входе 15 перенос из предыдущего разряда, то все оптические переключатели 5, замкнуты и в нижнее положение по...