Патенты с меткой «сумматор»

Номер патента: 1193663

Опубликовано: 23.11.1985

Автор: Фет

МПК: G06F 7/50

Метки: кодов, сумматор, уплотненных

...еслипредварительно описать работу преобразователя 1 двоичного кода в уплотненный код.Под уплотненным кодом понимается такое представление числа Б пооснованию й, при котором из (й)-горазряда числа Б разрядов занимаютединицы, расположенные слитнойгруппой. Например, при й = 10 число 6 выглядит как 111111000, а число 3 как 111000000. Преобразова-тель 1 осуществляет уплотнение единиц, расположенных на входе в произвольных разрядах. Ячейка 11 реализует логические функции г = ч г,ч= ч + г, где г и ч - логическиепеременные на входах 14 и 15 соответственно, а г и ч - двоичные193663 3 5 1 О 15 20 25 ЭО 3540 45 50 55 функции, вырабатываемые на выходах16 и 17 соответственно.Исходный произвольный код поступает на входы 14 ячеек 11 первого(левого)...

Номер патента: 1193797

Опубликовано: 23.11.1985

Автор: Бобров

МПК: H03K 19/091

Метки: сумматор, четырехзначный

...Л.Мартяшова Корректор И.Эрдейи Редактор И.Николайчук Заказ 7324/58 Тираж 871ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное фипиал ППП "Патент", г.Ужгород, ул.Проектная, 4 1.1193Изобретение относится, к импульсной технике и может быть использовано в устройствах обработки цифровой информации как элемент, выполненный в виде узла интегральной схемы на основе И Л-технологии.2Цель изобретения - повышение достоверности функционирования четырехэначного сумматора путем снижения требований к точности характеристик, 1 О входящих в него элементов.На чертеже приведена принципиальная схема четырехзначного сумматора,Четырехзначный сумматор содержит пороговый детектор 1 и токовые...

Номер патента: 1203542

Опубликовано: 07.01.1986

Автор: Авдеев

МПК: G06G 7/14

Метки: аналого-дискретный, сумматор

...- повышение точности суммирования.На чертеже привецена схема предлагаемого сумматора.Сумматор содержит блок 1 синхронизаций; управляемый источник 2 напряжения, двухпозиционный коммутатор 3,элемент 4 памяти, второй ключ 5,запоминающий конденсатор 6, операционный усилитель 7, первый ключ 8 и 15резистивный делитель 9 напряжения.Аналого-дискретный сумматор работает следующим образом.Первоначально в элементе 4 памятии на запоминающем конденсаторе 6, 20сигналы равны нулю, первый вход двухпозиционного коммутатора 3 замкнут сего выходом, ключ 5 разомкнут, а ключ8 замкнут, С блока 1 синхронизациина управляемый источник 2 напряжения поступает управляющий сигнал, по которому на первый входдвухпозиционного коммутатора 3 подается первый...

Номер патента: 1208550

Опубликовано: 30.01.1986

Автор: Вершинин

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...выполняет операцию двоично-десятичного суммирования. Формула изобретения Двоично-десятичный сумматорсО держащий в каждом разряде два тетрадных двоичных сумматора, узел коррекции, два узла инверсии и элемент И, а также содержащий два сумматора по модулю два, три элемента И, элемент ИЛИ и два элемента НЕ, причем в каждом разряде двоично-десятичного сумматора первые входы первого тетрадного двоичного сумматора соединены с входами соответствующего разряда первого операнда двоично-десятичного сумматора, входы соответствующего разряда второго операнда которого подключены к информационным входам первого узла инверсии, выходы которого подключены к вторым входам разрядов первого тетрадного двоичного сумматора, выходы разрядов которого...

Номер патента: 1213476

Опубликовано: 23.02.1986

Автор: Бобров

МПК: G06F 7/50

Метки: многозначный, сумматор

...объединены с (К+1) вхо-,.:дами 6-1 О инверсных значений тех жеслагаемых и подключены к входу К -готокового отражателя 18, вес инжекторакоторого (К)(К+1), выход К-го токового отражателя подключен к выходу19 суммы сумматора,Устройство может работать с любой,заранее заданной значностью (К ) Пороговый детектор 12 имеетвес 8 инжектора, поэтому в егобазу втекает ток, значения коО Слагаемые на прямых входах 1-5 могут принимать значения из множества Е 24 = 0, 1, 2, 3 в виде соответствующих амплитуд тока. Из 1024-х комбинаций значений пяти слагаемых лишь 15 16 имеют различные суммы компонент(амплитуд токов), Эти 16 комбинаций выстраиваются в упорядоченную относительно сумм компонент токов последовательность: 0.1,2.3.4.5.6,7,8,9.10, 20...

Номер патента: 1213477

Опубликовано: 23.02.1986

Авторы: Григорьев, Цветков

МПК: G06F 7/56

Метки: модулю, оптоэлектронный, сумматор

...электродов 6, нанесенных на электрооптические пленки 7,матрицу регистрирующих фотоприемников8 и выходы 9 суммы.Оптоэлектронный сумматор работаетследующим образом,Остатки чисел о( и ф; в коде "1"иэ Р поступают на входные регистры 1и 2 по входам 3 и 4, С выхода регистров 1 и 2 о и ф; в виде электрических потенциалов поступают на многослойную структуру 5. Многослойнаяструктура 5 содержит Я;+ прозрачныхэлектродов 6, нанесенных на тонкиеэлектрооптические пленки 7, Остатокчисла первого слагаемого о(; задаетсяс помощью верхней пленки 6, 3 начальном состоянии пленка свет непропускает, При задании остатка светбудет пропускать та полоса верхнейпленки 6, на которую подан соответствующий потенциал, Остаток числавторого слагаемого Р;...

Номер патента: 1218448

Опубликовано: 15.03.1986

Авторы: Онышко, Постюшков, Утенков

МПК: H03H 7/48

Метки: колебаний, мощности, сумматор, управляемый, электрических

...З.йтрехпроводной линии передачи и размыкающий контакт реле 8. Н поступают в общую точку А, куда соответствующими аналогичными путями поступают колебания других генераторов,Затем колебания суммарной мощностипоступают через замыкающий контактреле 10,6 на И -й отвод 6,Й автотрансформатора 6 и на полезную нагрузку 4, сопротивление которой равно Р , а коэффициент трансформации автотрансформатора 6 по отводу, 6. М равен 1(,Я . Напряжение длявключения реле 10. й формируется навыходе 11,2. дешифратора 11.При необходимости отключить, например, генератор электрических колебаний 1.1 на вход 11.1 дешифратора 11 поступает управляющий сигнал, который приводит к отключению генератора электрических колебаний 1.1 от его блока питания 2.1 с помощью...

Номер патента: 1228099

Опубликовано: 30.04.1986

Авторы: Витер, Гурьянов, Козюминский, Мищенко, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬПИЙ(57) Изобретение относится к области вычислительной техники и можетбыть использовано для построениямногооперандных быстродействующихарифметических устройств, в частности, при построении многовходовыхсумматоров для реализации схем умножения и т.п. Целью изобретения является увеличение быстродействия.Поставленная цель достигается тем,что предложенный сумматор содержитсумматор по модулю два, элемент И,при котором реализуется значениепервого переноса, а также четыреэлемента НЕ, десять элементов И иэлемент ИЛИ, с помощью которых, реализуется значение второго перено"са. 1 ил.1228099 7 З 71 6 Ю 17 Редактор Ю. Сере акаэ 2303/49 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,4 ВНИИПИпо...

Номер патента: 1229753

Опубликовано: 07.05.1986

Автор: Цидильковский

МПК: G06F 7/50

Метки: одноразрядный, полный, сумматор

...соединен с одними входамиобеих схем И первого элемента И-ИЛИ-НЕ,а его входы, являющиеся входами слагаемых, соединены (каждый соответстственно со своим) с другими входамисхем И первого элемента И-ИЛИ-НЕ, Новым в сумматоре является то, что выход элемента И-НЕ соединен с однимивходами обеих схем И второго элемен,801229753 А 1 та И-ИЛИ-НЕ и с одним входом первойсхемы И третьего элемента И-ИЛИ-НЕ,Выход первого элемента И-ИЛИ-НЕ соединен с другим входом первой схемыИ второго элемента И-ИЛИ-НЕ и с входом второй схемы И третьего элемента И-ИЛИ-НЕ, Вход элемента НЕ является входом переноса из младшего разряда, а его выход соединен с другимвходом второй схемы И второго элемента И-ИЛИ-НЕ и с другим входомвторой схемы И третьего...

Номер патента: 1233133

Опубликовано: 23.05.1986

Авторы: Подколзин, Подкользина

МПК: G06F 7/50

Метки: двоичный, последовательный, сумматор

...не поступает. Перенос изтриггера 2 через элемент И 7 и элемент ИЛИ 9 переписывается в триггер 3,Сложение двух трехразрядных чиселзакончилось: в результате образовалось число 1010, три младших разряда которого по первым трем тактам Т,поступают на выход 11, а старший разряд поступает на выход 11 уже почетвертому такту Т, (с выхода элемента памяти через элемент И 5, элемент ИЛИ б и комбинационный сумматор 1). На получение результата затрачивается четыре такта Т, и четыретакта Т, причем .информация поступает на входы ОКС только по тактам ТПо завершении сложения сигнал с шины14 снимается.В патактном режиме работы для определенности принимают, что складываются трехразрядные числа 101 и 011.Перед началом работы оба триггера 2и 3...

Номер патента: 1236463

Опубликовано: 07.06.1986

Автор: Бобров

МПК: G06F 7/50

Метки: однозарядный, сумматор, четырехуровневый

...схема четьрехуровневого одноразрядного сумматора.Четырехуровневый одноразрядный сумматор содержит входы 1-5 операндов, пороговые детекторы 6-10, токоНа входы 1, 2 и 3 подаются прямыекоды операндов, а на входы 4 и 5инверсные коды. Веса инжекторов многозначных И Лвентилей из составных транзисторов и схемы включения вентилей приведены в таблице (Д - включение И Л-вентиля по схеме порогового детектора; О - включение по схеме токового отражателя),выход 11 ю 0,0.0,0.1.1,1.3.,1.1.11.3.1+ выход 14;0.0.0.0.0.0.0,0,1.31.11.1,выход 15:0,0.0,0.0,0.0,0.0.0.0.0,3.1.1.1выход 20:0,0,0.0,1.1,12,2.2.2,3.3.3.3Аналогично на выходе 19 суммы происходит сложение последовательностей:,выход 16:0.1.2.3.0.1.2.3.0,0,0,0.0,0.0.0+ выход...

Номер патента: 1238073

Опубликовано: 15.06.1986

Авторы: Лукашевич, Остафин, Романкевич

МПК: G06F 11/10, G06F 7/50

Метки: контролируемый, сумматор

...по модулю два реализует функциюзначения разрядов первого операнда; значения разрядов второго операнда; значения разрядов результата сумматора 8; а Ь,1Я еКонтролируемый сумматор работаетследующим образом.На входы блока 2 свертки по модулю два поступают контрольные разряды двух операндов, сигналы с выходов результата ш-разрядных сумматоров 8 всех блоков сложения группы 1, а также выход переноса ш-разрядного сумматора 8 последнего блокасложе-" ния группы 1.С, С . Ьх;Вы,значения сигналов входного и выходного переносов сумматора 8. Таким образом формируется контрольный код, равный сумме по модулюдва значений операторов, результатаи переносов.При правильной работе контролиру Оемого сумматора на выходе 7 неисправности будет нулевой...

Номер патента: 1241233

Опубликовано: 30.06.1986

Авторы: Запольский, Каленчиц, Мойса, Подгорнов

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...на сумматоре 2 как дополнение, которое получается уже с избытком "6". Поэтому добавления "6" к вто - рому операнду не производится, т,е, через коммутатор .5 передается второй241233 ъ 5 О 5 20 25 30 35 40 45 50 55 операнд с входа 10 по отсутствии управляющего сигнала на входе 16, После двоичной операции вычитания, как и при десятичном сложении, если не возник перенбс из данной тетрады, от результата вычитается "6" (добавляется "О") с разрывом переносов между тетрадами (за результат принимается значение на выходе сумматоре 3). В противном случае за результат принимается значение на выходе сумматора 2,При выполнении операции двоичного суммирования на входе 15 отсутствует управляющий сигнал, поэтому при получении результатов этой операции...

Номер патента: 1242934

Опубликовано: 07.07.1986

Авторы: Крылов, Шубина

МПК: G06F 7/50

Метки: накапливающий, параллельный, сумматор

...первы- зми входами элементов ИЛИ 2 в соответствующем разряде сумматора, вторыевходы которых соединены с выходамиэлементов И 9 и 10, а третий входэлемента ИЛИ 2 каждого разряда соединен с единичным выходом триггера 1предыдущего разряда сумматора, Пина13 соединена с прямыми входами элементов И 1 О непосредственно, элементов И 9. - через элемент задержки 11,а с третьим входом элемента ИЛИ 2младшего разряда - через элементы 11и 12 задержки. Выход элемента ИЛИ 2соединен с входом триггера 1,Сумматор работает следующим образом.При подаче сигнала на шину 6 сумматор производит сложение числа, записанного в триггерах 1 сумматора, ичисла, поступающего на входы 7 и 8сумматора. Сложение производится аналогично основному изобретению. При выполнении...

Номер патента: 1242955

Опубликовано: 07.07.1986

Авторы: Аспидов, Кириллов, Селетников, Шевчук, Якуш

МПК: G06F 11/00, G06F 7/50

Метки: контролируемый, сумматор

...рабочий и контрольный, определяемые сигналом, поступающим навход 16 задания режима работы контролируемого сумматора. 30В рабочем режиме при нулевом сигнале на входе 16 контролируемого сумматора осуществляется нормальная работа сумматора, при которой на выходах первого и третьего сумматоров помодулю два формируются соответственносигналы результата и выходного переноса,В контрольном режиме единичныйсигнал на входе 16 контролируемогосумматора ) на входы 3 и 4 первогои второго операндов и на вход 5 переноса контролируемого сумматора подаются единичные сигналы,При этом элемент И-НЕ 6, второй 45сумматор 11 по модулю два и элементы И 13-15 образуют генератор импульсов, Последовательность импульсовпоступает на четвертый вход первогосумматора...

Номер патента: 1244661

Опубликовано: 15.07.1986

Авторы: Дубов, Коваленко, Малинин, Шнитман

МПК: G06F 7/50

Метки: двоичный, сумматор

...описания работы сумма. тора рассмотрены возможные сочетания сигналов на тех входах, приведенных в таблице, где "1" обозначает высокий, а Оч - низкий из двух возможных уровней напряжения.В качестве детекторов тока могут быть использованы схемы, состоящие из параллельно соединенных резистора и диода причем первые выводы детектора тока должны быть соединены с катодами соответствующих диодов первыми выводами соответствующих резисторов и базами транзисторов соответствующих эмиттерных повторителей, вторые выводы детекторов тока должны быть соединены с вторыми выводами соответствующих резисторов, с анодами соответствующих диодов и подключены к шине нулевого потенциала сумматора. Напряжение на вы- Выходходах ЭП 27 0 О 0 . 1 0 О 0 0 0 0 0 0 0 1...

Номер патента: 1249519

Опубликовано: 07.08.1986

Авторы: Простаков, Раисов, Сандрыкин, Тройников

МПК: G06F 11/00, G06F 7/50

Метки: контролируемый, накапливающий, сумматор

...с помощью которой образуется дополнительный код одного изслагаемых третьего сумматора 2. Врезультате на выходе третьего сумматора 2 получается обратный код суммы ранее накопленного результатасложения с вновь поступившим числом. переноса младшего разряда сумматора 2, с обратными кодами чисел, находящихся в регистре 4, В результате суммирования обратных кодов чисел,находящихся в памяти 4, с дополнительными кодами вновь поступающих чисел на выходе третьего сумматора 2 получается обратный код результата суммирования, который записывается в регистр 4 сдвига.Работа схемы заключается в следующем.В исходном состоянии для сброса накапливающего сумматора в "нуль" на установочный вход 19 и вход 16 задания режима работы подается низкий...

Номер патента: 1136642

Опубликовано: 07.08.1986

Авторы: Компанец, Парфенов, Попов

МПК: G06G 9/00

Метки: оптический, сумматор

...Ж, Раушская наб., д, 4/5Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,Известное устройство - жидкокристаллическая пленка с инверсией знака анизотропии диэлектрической проницаемости при изменении частоты управляющего напряжения - имеет назначение модулировать во времени световой поток, сохраняя однородность оптических свойств по всей своей поИзвестны оптические сумматоры, предназначенные для накапливания оптических сигналов независимо в различных точках поверхности и преобразования световой энергии, попавшей на поверхность сумматора за время экспозиции в изменение оптических свойств поверхности. Известные оптические сумматорыимеют следующие недостатки: необходимость охлаждения, низкие...

Номер патента: 1251069

Опубликовано: 15.08.1986

Авторы: Мингалеев, Мухамедеева

МПК: G06F 7/50

Метки: накапливающий, сумматор

...разрядыподаются прямые сигналы, а на нечетные - инверсные, или наоборот. Вэтом случае в каждом двоичном разряде сумматора достаточно иметь илитолько прямой, или только инверсныйсигнал переноса единицы в следующийразряд, что приводит к сокращениюоборудования. При подаче на входысуммирующей схемы инверсных сиг 251069 лналов слагаемых. на выходах его формируются прямые сигналы суммы и пере 1 носа, При подаче на входы суммирующей схемы прямых сигналов слагаемых на выходах его формируются инверсные сигналы суммы и переноса.Суммирующая схема работает в соответствии с известными законами дв обычного сл оже ния .10 Сгз= а Ьа Г,гЬС,г; 82 =С, 3 1,гас ь г 9 Сг 3 Ьга, Ьг С,г где а и Ь - слагаемые;С и Я - перенос и сумма соответ ственно,При...

Номер патента: 1251074

Опубликовано: 15.08.1986

Авторы: Бунто, Магомедов, Червяков, Шапкун, Швецов

МПК: G06F 7/72

Метки: накапливающий, сумматор

...подключает входкоррекции к второму входу комбинационного сумматора 2, В следующем такте работы устройства содержимое регистра 3 суммируется с выставленным на входах комбинационлного сумматора кодом Р. коррекции11, причемР М - КР11где К - целое число, выбираемое изусловия 0 ( Р ( Р и записывается в регистр 3.Таким образом выполняется промежуточная коррекция результата суммирования накапливающего сумматора,Дальнейшая работа накапливающегосумматора происходит аналогичнымобразом,По окончании суммирования с шины"Конец приема" 9 на вторые входыэлементов ИЛИ-НЕ 4 и И 5 поступаетпотенциал логической "1", тогдана выходах этих элементов присутствуют потенциалы логических 0, ана третьем входе управления 14 муль"тнплексора 1 есть потенциал...

Номер патента: 1251319

Опубликовано: 15.08.1986

Автор: Бобров

МПК: H03K 19/091

Метки: многозначный, сумматор

...к выходу 8 переноса сумматора, остальные 1 выходов второго токового отражателя 3 подключены к входу первого токового отражателя 2 с весом инжектора 21-1 и группе инверсных входов 9 - 11 слагаемых н переноса. Устройство может работать с любой заранее заданной значностью (Е) структурного алфавита (1 с = 2, 3, 4), ограниченной сверху точностью технологического процесса изготовления интегральной схемы и коэффициентом усиления составного транзистора.При Е = 3, например, устройство работает следующим образом.Слагаемые на прямых входах 5 и 6 принимают значения из множестваО, 1, 2 в виде соответствующйх амплитуд тока, прямой перенос принимает значения из подмножества Е =0,1 множества Е , Возможны восемнадцать комбинаций прямых значений...

Номер патента: 1256015

Опубликовано: 07.09.1986

Авторы: Гыскэ, Каленик, Ротарь

МПК: G06F 7/49

Метки: десятичный, избыточной, системе, сумматор, счисления

...шаг алгоритма.При этом на выходах элементов ИЛИ21, 24-26 образуется четырехразрядный код величины Р - 10 Р Сложение этой величины с промежуточнойсуммой осуществляется в одноразрядных сумматорах 14-17.Входы и выход положительного иотрицательного переносов используются для связи между разрядами в параллельном многоразрядном десятичномзнакоразрядном сумматоре,Формула изобретенияДесятичный сумматор в избыточной системе счисления, содержащий в каждом разряде первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый одноразрядные сумматоры, элемент И-НЕ, пять элементов ИИ, шесть элементов И, причем первые и вторые информационные входы первого, второго, третьего, четвертого одноразрядных сумматоров являются входами...

Номер патента: 1259249

Опубликовано: 23.09.1986

Авторы: Андреев, Лужецкий, Соболева, Стахов, Черняк

МПК: G06F 7/40

Метки: иррациональными, кодов, основаниями, последовательный, сумматор

...с целью расширения функциональных возможностей за счет обеспечения возможности выполнения операции вычитания чисел, представленных кодами с иррациональнымиоснованиями, в последовательный сумматор введен блок формирования знаковых сигналов, первый и второйинформационные входы которого соединены соответственно с входами знаковых разрядов первого и второго операндов последовательного сумматора,шестой выход регистра соединен сшестым адресным входом блока формирования дополнительных сигналов исигнала суммы и с управляющим входомблока формирования знаковых сигналов, первый выход которого соединенс входом знака операции блока формирования дополнительных сигналов исигнала суммы, а второй выход - свходом знака результата текущей операции...

Номер патента: 1262479

Опубликовано: 07.10.1986

Автор: Власов

МПК: G06F 7/50

Метки: накапливающий, сумматор

...на шину 17 подаетсяисполнительный импульс.Если значения кодов триггера 12и переноса из младшего разряда несовпадают, то сигнал с выхода элемента ИЛИ 3 поступает на первые входыэлементов И 6 и 7. При этом, еслив триггере 11 хранится код единицы,то в данном разряде формируется сигнал переноса в старший разряд, т.е.на выходе И 4 будет высокий (низкий 1потенциал, который обеспечивает прохождение исполнительного импульсачерез И 6 на К-вход триггера 11. Если в триггере 11 хранится код нуля,то сигнал переноса из данного разряда не вырабатывается, элемент НЕ 14закрыт и исполнительный импульсчерез И 7 поступает на Б-вход триггера 11.Кроме инвертирования значениякода триггера 11 по третьему переменному такту в предлагаемом сумматоре...

Номер патента: 1264163

Опубликовано: 15.10.1986

Авторы: Комисарук, Рябуха

МПК: G06F 7/49

Метки: модулю, сумматор, три

...сигнал синхронизации на Свходах обоих триггеров равен нулю.В остальных случаях сигнал синхронизации на С-входах триггеров равени триггеры могут изменять своисостояния при поступлении входныхкомбинаций, заданных функциями Ги з30Переходы триггеров сумматора помодулю три иэ всех возможных текущих. состояний сх 2,а,(00, 11, 11) вочередныЕ состояния а 2,а, при различных значениях входных комбинаций"х 4 хэх 2 х приведены в таблице. Тамже приведены значения сигналов синхронизации (С) на С-входах и сигналов на Т- и К-входах первого 11,К 140 и второго Е 2,К 2 триггеров, обеспечивакицих эти переходы. Значения сигналов 11, 12 приведены для тех случаев, когда текущее состояние триг.геров равно ОО", "01", "10", Сигна-.45 лы синхронизации...

Номер патента: 1264165

Опубликовано: 15.10.1986

Авторы: Власов, Гузеев

МПК: G06F 7/50

Метки: накапливающий, сумматор

...единица, то сигнал переноса, поступивший по шине 18 из младшего разряда,через элемент И 13 поступает на входэлемента ИЛИ 2 данного разряда иодновременно на элемент ИЛИ 1 старшего разряда. Таким образом, в данном разряде задержка сигнала переноса будет только Т, где- задержка логических элементов И и ИЛИ.После завершения формированиямаксимального сквозного переноса,по третьему временному такту (1 )выполняется формирование результатасложения двух кодов за счет подачина шину 21 исполнительного импульса. Если в рассматриваемом разрядекод, хранящийся в триггере 16, исигнал переноса, поступивший измладшего разряда с выхода 18, равны единице или нулю, т.е, одинаковы, то исполнительный импульс непроходит на счетный вход триггера14 и в данном...

Номер патента: 1265761

Опубликовано: 23.10.1986

Автор: Бондаренко

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...реализуемой логической Формуле: Б = аЬсчарчЬруч сручау; и согласно приведенной таблице истинности одноразрядного сумматора. Формула и э обретения Одноразрядный сумматор, содержащий элементы И, ИЛИ, НЕ, причем выходы первого, второго и третьего элементов И соединены с входами первого элемента ИЛИ, выход которого является выходом переноса сумматора, выходы четвертого, пятого, шестого, седьмого и восьмого элемен 5 1 О 15 20 25 30 тов И соединены с входами второго,элемента ИЛИ, выход которого соединен с выходом суммы сумматора,входы первого и второго операндовсумматора соединены с входами первого элемента И, входы первого итретьего операндов сумматора соединены с входами второго элемента И,входы второго и третьего операндовсумматора...

Номер патента: 1267405

Опубликовано: 30.10.1986

Авторы: Александров, Давыдов

МПК: G06F 7/50

Метки: комбинационный, сумматор

...инициируетначало суммирования.В этом режиме Формируются на выходах сумматора сумма - 8;, с задержкой ЗТ, если не было переносов,При наличии переносов П окснчательное формирование сумм Б осуществляется с учетом вознюадих переносов и через время ЗТ: после возникновения перенос появится на выходесумматора, Формирователь 3 импульсов выдает сигнал Х, 1,на время обработки П, переноса в одноразрядном сумматоре 1 ) на элемент ИЛИ-НЕ 4,сигнализируя о том, что в сумматорене окончилось формирование сумм сучетом переносов,При работе сумматора с операндами,представленными обратными кодами,на первый элемент И 2 подается сигнал переноса П если он выработался,и сигнал ОК. В этом случае переносП через первый элемент И 2 поступает на вход первого...

Номер патента: 1270756

Опубликовано: 15.11.1986

Авторы: Дьяченко, Коваленко

МПК: G06F 7/50

Метки: сумматор

...в многоразрядных сумматорах. формула изобретения Сумматор, содержащий шесть МДП- транзисторов п-типа, шесть МДП-транзисторов р -типа и два элемента НЕ, причем затвор первого МДП-транзистора р -типа соединен с истоком вто" рого МДП-транзистора р -типа, с первым информационным входом сумматора и с входом первого элемента НЕ, выход которого соединен с затвором первого и с истоком второго МДП-транзисторов п-типа, вход второго элемента НЕ соединен со стоками первого и второго МДП-транзисторов р -типа, со стоками первого и второго МДП-транзисторов п-типа, с истоком 2, 5, 6 7 и 12 являются транзисторами-типа а остальные п-типа,элементы НЕ 13 и 14, первый информационный вход 15, вход переноса 16, 5 второй информационный вход 17, выход 18 суммы...

Номер патента: 1273925

Опубликовано: 30.11.1986

Автор: Евстигнеев

МПК: G06F 7/72

Метки: ичный, сумматор

...поступают на соответствующие регистры 1 и 2.В соответствии с (4) блоки 3.1, ,З.и формируют суммы (Е ), блоки 4.1. 4.и формируют суммы, увеличенные на единицу (Я+1) блоки 5.1. 5.(и) формируют суммы, уменьшенные на основание системы счисления ( Я -Я) . Основания Р, можно подобрать так, чтобы они удовлетворяли условиям (6). Из всех и оснований только одно Р, = 2 может быть выбрано так, чтобы (Б)р = О. В частном случае при Б = 2 = 256 (Б)=- О, Это означает, что по этому основанию с =с. -Б и Е+1=с+1-Я. Остальные основания СОК выбираются так, чтобы (Б)р =-1, 1=2 и, При этом по этим основайиям Г =. +1-Б.С выходов блоков 3.13.и, 4.14.и, 5.15.(и) результаты в кодеиз Р поступают на информационные входы соответствующих мультиплексоров...