Патенты с меткой «сумматор»

Номер патента: 962929

Опубликовано: 30.09.1982

Автор: Иванов

МПК: G06F 7/56

Метки: одноразрядный, оптоэлектронный, сумматор

...и ответвителем 11 - с выходом переноса. Выход ключа 7 предстанляетсобой выход суммы, Входами операндовслужат фотоприемники 5 и б. Источники 1 и 2 излучения могут быть объеди-.нены. В качестве фотоприемников 3-6использованы Фотогальванические элементы (в частном случае могут бытьприменены солнечные элементы или батареи элементов),Устройство работает следующим образом,На вход 18 и входы фотоприемников5 и б поступают соответственно перенос К;и операнды Х, У, в видедвоичных оптических сигналов. Одновременно оптические сигналы Х;, Х;подаются на фотоприемник 4. В сумматоре вычисляется сумма С; и переносК также в виде оптических двоичныхсигналов. Если потенциалы на электродах 14 и 15 ключей 7-9 равны помодулю (независимо от полярности ,то...

Номер патента: 968810

Опубликовано: 23.10.1982

Авторы: Евдокимова, Иванов

МПК: G06F 7/56

Метки: одноразрядный, оптоэлектронный, сумматор

...оптицеский выход которого световодом10 связан с выходом 22,Истоцник излучения 17 световодом9 связан с входом модулятора 3, оптицеский выход которого световодом15 связан с выходом 23.Вход 20 связан световодом 6 с первым входом модулятора 2, первый выход которого световодами 12, 13 соответственно связан с выходом 2 ч иразрядным выхс.,;,:.3,Вход 21 световодом 8 связан с вторым входом модулятора 2, второй вы"ход которого световодом 11 соединенс выходом 22. Оба входа и оба выходамодулятора 2 образованы соответствующим соосным расположением световодов 6, 8, 11, 2. 13 на двух сторонах одного модул.:;тора 2.Вход 21 светсводом 7 связан такжес входом модулятора 1, выход которо"го световодом 1. связан с выходом 24. Таким образом. источники...

Номер патента: 974587

Опубликовано: 15.11.1982

Авторы: Алюшин, Лебедев

МПК: H03K 19/091

Метки: многоуровневый, сумматор

...принципиальнаясхема четырехуровневого инжекционногосумматора.Сумматор содержит входные токовыезеркала 1,2 и 3 на И Л транзисторахЯ4,5 и 6 с входами 7,8 и 9 и выходами10 и 11, 12 и 13 и 14 и 15 соответственно, выходное токовое зеркало 16 наИ Л транзисторе 17. и с источниками 21 8 и 19 тока в .базовой и коллекторнойцепях соответственно, пороговый элемент20 на двухколлекторном ИЛ транзисторе21 с источниками 22 и 23 тока в базовой и второй коллекторной цепях соот- Зветственно, источник 24 тою, состоящийиз источника 25 постоянного тока и транзистора 26 с общей базой. Вйходы 11,12 и 14 входных токовых зеркал соедийены с входом 27 выходного токового3зеркала и с коллекторам 28 транзистора26. Выходы 10,13 и 15 входных токовых зеркал соединены...

Номер патента: 980092

Опубликовано: 07.12.1982

Автор: Гуменюк

МПК: G06F 7/49

Метки: двухразрядный, коде, сумматор

...сигналов "ПО" и "П"(перенос нуля и перенос единицы) соответственно, Выходы элементов И первой и второй групп соединены с первым и вторым выходами блока, соответственно. Входы, предназначенные дляподачи сигналов "Перенос нуля" и"Перенос единицы", блока соединеныс соответствующими выходами блоканепосредственно. Выходы элементов Ив каждой группе соединены с соответствующими входами блока таким образом,что при этом учитываются возможностициклического переноса в старший раз.ряд из любого другого разряда многоразрядного сумматора и из самого старстаршего разряда, если во всех остальных - суммы равны р. Следует отметить, что к-ый разряд (где к=2) многорязрадного сумматора, построенного7 98009на основе предлагаемого устройства,отличается...

Номер патента: 981992

Опубликовано: 15.12.1982

Автор: Гуменюк

МПК: G06F 7/49

Метки: коде, сумматор

...выходную матрицу многовходовых элементов И 3 и блок 4 коммутации.Группы входов первого и второго слагаемых блока 1 подключены к первой и второй шинам слагаеиях 5, б устройства, группа информационных входов блока 3 соединена с группой информационных выходов блока 1,первый и второй управляющий входы блока 3 соединены с первым и вторымвыходами блока 2 соответственно, группавыходов переноса блока 1 подключенак шине переноса в старший разряд 7устройства, первая и вторая группывходов блока 2 подключены к первойи второй шинам контроля 8 и 9 устройства, группа входов переноса блока 3 подключена к шине переноса из младшего разряда устройства 10, группа информационных входов 4 соединена с выходами группы информационных выходов матрицы...

Номер патента: 981993

Опубликовано: 15.12.1982

Авторы: Баранов, Захарчук, Кремез, Лачугин, Роздобара

МПК: G06F 7/49

Метки: кодов, сумматор, фибоначчи

...одновременного появления переносов из (С)-го и (Е)-го разрядов в В, -й.На основе данной логики строится сумматор Фибоначчи.На фиг. 1 приведена структурная схема сумматора кодов Фибоначчй; на фиг. 2 - Функциональная схема одноразрядного сумматора.Сумматор кодов фибоначчи содержит трехвходовой одноразрядный двоичный сумматор 1, и и+1) - число разрядов суммируемых кодов) одноразрядных двоичных сумматоров 2,фэлемент ИЛИ 3 на (и+1) входов 4. трехвходовой одноразрядный двоичный сумматор 1 предназначен для суммирования цифр нулевого разряда кодов Фибоначчи и переноса, который может возникнутьиз третьего разряда Фибоначчиевого кода с весом ф 2" при суммировании. Выход переноса трехвходового одноразрядного двоичного сумматора служйт для...

Номер патента: 981995

Опубликовано: 15.12.1982

Авторы: Гайворонский, Корецкий

МПК: G06F 7/50

Метки: комбинационный, одноразрядный, сумматор

...инжектирующий р-и-р-транзистор 7. Входами сумматора являются шины 8-10, а выходами- шины 11 суммы и шины 12 переноса. Кроме того, сумматор имеет шину пита" ния 13 и общую шину 14.Сумматор работает следующим образом.ЗОПри подаче питания на схему одноразрядного комбинационного сумматора в каждом из коллекторов инжектирующего транзистора потечет ток 1,Пусть на все входы устройства поданы логи ческие нули (открытое состояние транзисторов датчиков сигналов для данной схемы). Тогда входные транзисторы 1- закрыты (так как токи их питания перехватываются входами), а выходные 40 транзисторы 4 и 5 открыты и выдают на выходные шины суммы и переноса логические нули. Если логические нули поданы на два любых входа 8-10, а на одном из...

Номер патента: 982003

Опубликовано: 15.12.1982

Авторы: Ерухимович, Казаков, Мартыненко, Рыгаль

МПК: G06F 7/70

Метки: псевдостохастический, сумматор

...4 элементов И, цифро-аналоговый преобразователь 5, суммирующийоперационный усилитель б, нуль-орган7, счетчик 8,Выходы и-разрядных регистров группы 1 соединены с первыми входами разрядов соответствующих коммутаторовгруппы 2, выходы которых соединены ссоответствующими входами суммирующегооперационного усилителя б. Прямой выход первого разряда сдвигового регистра 3 с обратной связью соединен совторыми входами и-ых разрядов коммутаторов группы 2, инверсный выход первого разряда,. соединен с первыми входами элементов И группы 4, прямой выход второго разряда - соединен совторым входом первого элемента И группы 4, прямой выход каждого -го(1=1,2,3 п) разряда, начиная стретьего - соединен со вторым входом(-1)-го элемента И группы 4, а...

Номер патента: 983706

Опубликовано: 23.12.1982

Автор: Гуменюк

МПК: G06F 7/49

Метки: коде, сумматор

...2 соединены с определенными шинами ходов операндов, согласно выбранному алфавиту. Шины кодов операндов соединены с входами матрицы 2. Каждый элемент И имеет по М-М+1 идентичных, но гальванически независимых выходов. Такой элемент может представлять, например, группу из Н-М+ +1 многоэмиттерных транзисторов по 2 М эмиттеров в квждом.1-е выходы элементов И матрицы 2 11Й-М), которые соответствуют одинаковым позициям кодовых слов результатов, содерхашим "единицы", соединены шинами с соответствующими-ми выходами первой группы выходов матрицы 2, образуя при этом так называемый "проводной шифраторф в коде, обратном коду "М из И ", Я-М+1 -е выходы элементов И матрицы сложения, которые соответствуют одинаковым переносам в старший разряд,...

Номер патента: 985781

Опубликовано: 30.12.1982

Авторы: Брюхович, Гуменюк

МПК: G06F 7/49

Метки: коде, сумматор

...2 является группой выходов переноса 9 устройства, Устройство также содержит элемент И 10. Блок 1 выдачи суммы представляет собой группу из М трехвходовых элементов И, где М - количество разрядов кодового слова, Входы каждого элемента И подключены к соответствующим входам блока 1. Выходы элементов И являются выходами блока 1,Матрица 2 сложения представляет собой матрицу многовходовых элементов И, Количество входов элемента М равно 2 М. Входы элементов И матрицы 2 соединены с определенными шинами кодов слагаемых согласно выбранному алфавиту, Шины кодов слагаемых соединены с вхсдами матрицы 2. Каждый элемент И матрицы 2 имеет по М+1 идентичных, но гальванически независимых выходов. Такой элемент может представлять например, группу из...

Номер патента: 991611

Опубликовано: 23.01.1983

Авторы: Гиль, Нестерук, Потапов

МПК: H03K 19/00

Метки: двоичный, накапливающий, сумматор

...обработки информаВ режиме логической обработки могут быгть реализонацы логические функции И, ИСКЛЮУЮЩЕЕ ИЛ 1, ИЛИ и НЕ.В режиме арифметической обработки могут бьт выполнеы арзфлетические операции сложеие и вычитание. Рассмотрим работу сум.атора н режиме логической обработки информации. Логи-сзссие операции .",. и ИСК.1 ЮЧАОЦЕЕ ИЛ 1 ныполяются следующкм образо.Разряды операндов Х и У по каналам ввода поступают на входы элементов 11 - ИСК 1110 УЮЩЕЕ ИП 1 в позиции 12 и 4 соотгетствеццо. В результате з з аимодейств;л з элемент;:.х 1,1" 1 СКЛОЧИОЩЕЕ ИЛИ через 0,25 "акта, считал от момента постулен,л О:;ерацдон в позкции 12 и 4, в пози; лх 13 .оявллютсл ЦМД результата зи:олнения фуцкцкк И, где оци у:зичтожаютсл при возбуждении токовой...

Номер патента: 993253

Опубликовано: 30.01.1983

Авторы: Короваев, Мондрус, Сорокин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...соединен с вторымивходами второго и третьего элементов,И, с третьими входами элементаИЛИ-НЕ и четвертого элемента И, выход второго элемента ИЛИ соедийенс вторым входом третьего элемента"Равнозначность", выход которогоподключен к второму входу первогоэлемента "Равнозначность",На чертеже представлена структурная схема комбинационного сумматораКомбинационный сумматор содержитшину 1 управления, первый вход 2для подачи первого слагаемого (уменьшаемого) второй вход 3 для подачивторого слагаемого (аычитавмого),вход 4 для подачи переноса (заема)из предыдущего разряда, выход 5 суммы (разности), выход 6 переноса (заема) в следующий разряд, элементы .И 7-10, ИЛИ 11 и 12, ИЛЙ-НЕ 13 и эле.менты йРавнозначностьф 14-16.Элементы И 7-9 н элемент ИЛИ...

Номер патента: 1001088

Опубликовано: 28.02.1983

Авторы: Мингалеев, Пластун, Солдатов

МПК: G06F 7/50

Метки: двоичный, сумматор

...Первое слагаемое - число 3 в двоичной системе счисления представляется положительными сигналами в первом и втором разрядах. Второе слагаемое - число 6 представляется отсутствием сигнала в первом разряде и положительными сигналами во втором и третьем раз рядах. Во время тактового импульса первой фазы первого такта положительный сиг- наЛ первого разряда первого слагаемого подается на первый вход записи "+1" троичных элементов 1 и 2 д на второй вход записи "+1" троичного элемента 3, при этом передается сигнал на вход Т троичного элемента 2, импульсом второй фазы считывается информация с троичного элемента 1 и согласно логике работы элемента, записанной в таблице, положительный сигнал с троичного элемента 1 передается на первый вход записи...

Номер патента: 1003075

Опубликовано: 07.03.1983

Авторы: Гузенко, Евдокимов, Лисник, Пивен, Пухов, Стасюк

МПК: G06F 7/50

Метки: обратимый, п-разрядный, сумматор

...13. Первый вход сумматора 5 по модулю два 1-го разряда обратимого п-разрядного сум-. матора соединен с выходом сумматора 1 по модулю два, второй вход - с шиной второго слагаемого 14, а входы элемента ИЛИ 10 подключены. к выходам элементов И 6-9,работу обратимого и-разрядного сумматора поясним на примере опредеч Г ления суммы 5а + ь . первой а щРи второй Ь5-а разности чисел 5 а Ь, представленных в разрядной форме:г и 2.4 1 ч и 3. ф 1 5 155 5 ) , а (.аа а,) Ь - 1 ЬЬ Ь.1.При этом в обратном и-разрядном сумматоре сумма реализуется на сумматорах 1 и 5 по модулю два, а эффект обратимости организуется с помощью применения в каждом разряде сумматоров 1-4 по модулю два, элементов 4-9, элемента ИЛИ 10 и трех элементов задержки 11-13, При подаче...

Номер патента: 1003076

Опубликовано: 07.03.1983

Автор: Дохов

МПК: G06F 7/50

Метки: двоичный, сумматор

...дноичного сумматора.Каждый разряд двоичного сумматора состоит из нормально разомкнутыхключей 1-4, нормально замкнутых ключей 5 и 6, элементов И 7 и 8, элемента НЕ 9 и развязывающего диода 10, Сумматор имеет шины 11 и 12 входных операндов шины 13 и 14 инверсий входных операндов, вход 15 переноса, выход 16 суммы и йыход 17 переноса.Двоичный сумматор работает следующим образом.Если значения раэрядон входных операндон равны 00, то это вызовет замыкание ключа 3, что вызовет появление нулевого потенциала на шине 17, а также замыкание ключа 4 и размыкание ключа б, что вызовет передачу входного сигнала переноса на выход16 суммы.Если значения разрядов операндов различны, то будут замкнуты ключи 5 и б, и на выход 16 будет передана инверсия...

Номер патента: 1005038

Опубликовано: 15.03.1983

Авторы: Гоцаков, Чечин

МПК: G06F 7/50

Метки: комбинационный, параллельный, сумматор

...И 8, второй элементИЛИ 9, третий элемент И 10, элемент .ЩИЛИ-НЕ 11, выход 12 обнаружения ошибки, выход 13 сумм, третий элементИЛИ 14,второй и третий элементы НЕ 15и 16, четвертый элемент И 17,Вход б переноса соединен с входом 45переноса младшего разряда сумматора1, а также с первым входом третьегоэлемента ИЛИ 14 и с одним из входовчетвертого элемента И 17, к двумдругим входам которого через второйи третий элементы НЕ 15 и 1 б подключены входы слагаемых одного иэ разрядов сумматора, Управляющий вход 3 со-.единен с вторым входом третьего элемента ИЛИ 14, вторым входом первогоэлемента И 2 старшего разряда и входом первого элемента НЕ 7,выход которого соединен с вторым входом второгоэлемента И 8.Выходы третьего элемента И 10 иэлемента...

Номер патента: 1008884

Опубликовано: 30.03.1983

Авторы: Лондон, Синепол, Томашевич

МПК: H03H 7/46

Метки: двухчастотный, сумматор

...2 - то же, вариант(на отрезках коаксиальных линий);на фиг. 3 - график коэффициентовпередачи мощности одного из генераторов в полезную и балластную нагрузки в зависимости от электрическойдлины многопроводной линии,Двухчастотный сумматор мощностейгенераторов электрических колебанийсодержит первый 1 и второй 2 генераторы, несимметричные относительнообщей шины 3, первую 4 и вторую 5нагрузки, первую 6 и вторую 7 многопроводные линии., с проводниками 6.1,6.2, 6,3 (соответственно первый, второй и третий проводники) и 7,1,7,2, 7,3. Точками отмечено началопроводников.Устройство работает следующим образом,.При равенстве сопротивления первойнагрузки 4 величине К,.сопротивлениявторой нагрузки 5 К/2, волновых сопротивлений линий, образованных...

Номер патента: 1010626

Опубликовано: 07.04.1983

Автор: Изосимов

МПК: H03M 13/51

Метки: коррекцией, модулю, ошибок, сумматор, табличный, три

...второго элемента ИЛИ-НЕ, второй вход блока соединен с вторым входом первого элемента ИЛИ-НЕ, с вторым входом первого элемента И и с первым входом третьего элемента И, выход которого соединен с четвертым входом второго элемента ИЛИ-НЕ, третий вход блока соединен с вторыми входами второго и третьего элементов И и с третьим входом первого элемента ИЛИ-НЕ, выход которого связан с первым входом четвертого элемента И, выход второго элемента ИЛИ-НЕ соединен с первым входом пятого элемента И, тактовый вход блока соединен с вторыми входами чет- вертого и пятого элементов И, выходы которых соединены соответственно с единичным и нулевым входами триггера, единичный и нулевой выходы которого являются соответственно первым и вторым выходами блока....

Номер патента: 1013947

Опубликовано: 23.04.1983

Авторы: Мондрус, Румянцев, Селиванов, Сорокин

МПК: G06F 7/50

Метки: накапливающий, сумматор

...И 4и 5 элемент ИЛИ б, вход 7 переноса (заема) из предыдущего млад.шего разряда, выход (шину) 8 пере носа (заема) данного разряда, выход(шину) 12 ввода 1-го разряда числа.Устройство работает следующимобразом,Каждый 1-й разряд первого слагаемого или уменьшаемого Х(Х 1.Х 2,Хп) поступает на шину 12 соответст-вующего разряда сумматора. При этомна шину 11 подается потенциал логическая единица, соответствующийоперации сложения. Через промежутоквремени, равный или больше временизадержки информации, на сумматор помодулю два 3 по шине 10 всех разрядов одновременно поступает импульссчитывания и число Х записываетсяв триггерах 1 сумматора. Затем нашину 11 соответствующих разрядовсумматора поступает код второго слагаемого или вычитаемого У(Х,У...

Номер патента: 1018114

Опубликовано: 15.05.1983

Авторы: Балюк, Дядюра, Зорин, Каневский, Лозинский, Пененко

МПК: G06F 7/50

Метки: параллельный, сумматор

...всех (2 М)-го элементов И соединены с выходом элемента ИЛИ 4, первый вход которого соединен с шиной 5 множителя, а второй вход соединен с шиной 6 режима работы. Выход 1-го элемента И 3 (1 .= М,М+12 М) подключен через во (1-М ) элементов 7 задержки к первому входу 8 1-ой суммирукщей ячейки 9, а выход -ого элемента 3 ( 1,2, ,М) подключен к первому входу 8 .-ой суммирующей ячейки 9. Третий 65 вход 10 каждой 1 с-той (М = 1,22 М) суммирущией ячейки 9 соединенс третьим выходом 11 (Е)-ой суммирующей ячейки 9, причем третий вход10 первой суммирующей ячейки 9 соединен с дополнительной шиной 12 запре,та формирования сумки, а третий вход10 1-ой суммирующей ячейки 9 соединен с шиной 13 запрета формирования;суммирующей ячейки. 9 соединен...

Номер патента: 1019441

Опубликовано: 23.05.1983

Автор: Вершинин

МПК: G06F 7/50

Метки: двоично-десятичный, сумматор

...сумматора, содержит два элемента НЕ, два сумматора по модулю два и третий элемент И, причем входы первого сумматора по модулю два соединены с соответствующими входами знаков операндов " двоична"десятичного сумматора, первый вход второго сумматора по модулю два соединен с первым входом первого сумматора по модулю два, выход которого подклочен к управляющему входу входного блока инвертирования, входу первого, элемента НЕ, третьему вхо 30 ду блока коррекции, к первому входу третьего элемента И, выход первого элемента НЕ соединен с вторым входом первого элемента И и с четвертым входом блока коррекции, выход переноса входного сумматора подклочен к входу 35 второго элемента НЕ, выход которого соединен с вторым входом третьего элемента И,...

Номер патента: 1023322

Опубликовано: 15.06.1983

Авторы: Аспидов, Мищенко, Путеев, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...относится к вычисли- ,шестого элемента РАВНОЗНАЧНОСТЬ,втотельной технике и может быть йсЪоль", рой вход которого соединен с первызовано в цифровых устройствах обра- ми входами восьмого элемента РАВЧОботки информации. ЗНАЧНОСТЬ и второго, элемента И, сИзвестно построение четверичного 5 входом второго элемента НЕ и входомсумматора на основе описывающихего младшего разряда второго операндалогических функций с использованием одноразрядного четверичного суммаэлементов И, ИЛИ, НЕ 1 ,тора, второй вход седьмого элеменНедостатком его является слож- та РАВНОЗНАЧНОСТЬ соединен с вторымность конструкции, выражающаяся в 10 входом восьмого и первым входом девябольшом числе используемых элемен- того элементов РАВНОЗНАЧНОСТЬ, с втотов. рым входом...

Номер патента: 1026313

Опубликовано: 30.06.1983

Авторы: Бобров, Горкунов, Григорьев, Дроздова, Журкин, Шейдин, Шишкин

МПК: H03K 19/091

Метки: сумматор

...вентилей 2,Такое объединение выходов порого:, вых детекторов приводит к значительно (четыре) ярусности схемы (к значительной длине цепочки) логически последова тельно включенных вентилей, что снижает быстродействие.Цель изобретения - упрощение и увеличение быстродействия устройства.Поставленная цель достигается тем,5 что в сумматор, содержащий токовые отражатели и пороговые детекторы с инжекционным питанием, выводы аргумен-. тов подсоединены к входам пороговых детекторов, первый выход первого лоро гового детектора подсоединен к входу второго порогового детектора, а второй выход первого порогового детектора через первый токовый отражатель подсоединен к выходу переноса, выходы первого и второго пороговых детекторовподключены к входу...

Номер патента: 1027716

Опубликовано: 07.07.1983

Автор: Тарануха

МПК: G06F 7/49

Метки: знакоразрядный, многовходовой, сумматор

...по модулю два, вторые входы которых соединены с выходом третьего элемента ИЛИ, а выходы подключены соответственно к 1 п)-му и и-му входам операнда комбинационного сумматора, первый, второй и третий входы знака которого являются соответственно первым, вторим и третьим входами знака суммирующего блока, а входы операнда подключены к соответствующим входам .суммы суммирующего блока.Кроме того, преобразователь содержит два элемента ИЛИ, два элемента 2 И-ИЛИ и сумматор по модулю два, причем входы первого элемента ИЛИ подключены к соответствующим входам суммы преобразователя двоичного кода в избыточный код, первые входы первой и второй групп первого элемента .2 И-ИЛИ подключены к первым входам первой и второй групп второго элемента 2 И-ИЛИ и к...

Номер патента: 1034031

Опубликовано: 07.08.1983

Автор: Быков

МПК: G06F 7/50

Метки: двоичный, комплементарных, мдп, одноразрядный, сумматор, транзисторах

...между, шиной питания и5 выходной шиной .трех Р-канальных тран.зисторов и трех в-канальных транзисторов, последовательно включенныхмежду выходной шиной и общей, приэтом затворы каждой пары этих тран 10 зисторов дополняющего типа подключе"ны к одной из трех входных шин, вего логическую часть формированиясуммы введены два Р-канальных транзистора, первый из которых подключенпараллельно первому и второму последовательно включенным Р-канальнымтранзисторам, а второй - параллельно второму итретьему последовательно включенным Р-канальным транзисторам, и два о -канальных транзистора, подключенных соответственнопараллельно первому и второму ивторому и третьему последойательновключенным и -канальным транзисторам,25 причем затворы...

Номер патента: 1040604

Опубликовано: 07.09.1983

Авторы: Кун, Нестерук, Потапов

МПК: H03K 23/00

Метки: двоичный, комбинационный, сумматор

...ффобозначены позиции, занимаемые ЦЙ.Д25 во время работы сумматора.Буквами Хи Ух (16 К( Р) обозначены разряцы первого и второго операндов и соответствующие им входныеканалы сумматора.Комбинационный цвоичный сумматорработает следующим образом,По параллельным вхоцным каналамю 1 е 2кк еУр , Х Р в сумматор поступает первыйоперанд с зацержкой на оцин такт (такт -время оборота вектора поля управления)по параллельным вкоцным каналам УУ 2, Ук, Хх+1, Ур , Хр;Ур, в сумматор поступает второй опе-,ранд . причем старший разряц первогооперанда и мпацший разряц второго операнца поступают соответственно по каналам Х 4 и Ур, Через цва такта с момента поступления первого операнца на вкоцы сумматора оба слагаемых сближаются разряц к разряду на расстояние,...

Номер патента: 1040605

Опубликовано: 07.09.1983

Авторы: Нестерук, Потапов, Черкащенко

МПК: H03K 23/00

Метки: двоичный, комбинационный, сумматор

...второго операнда; от которого к этому времени в динамических ловушках остаются только переносы в старшие разряды. В течение второго такта сложения результат,первого поразрядного суммирования по модулю 2 взаимодействует с ЦМД-переносов, образует результат второго суммирования по модулю 2, который сдвигается еще на один разряд в сторону младших разрядов по отношению к начальному положению второго операнда, от которого к этому моменту времени остаются переносы в старшие разряды, образующиеся в результате суммирования по модулю 2, и так далее до момента времени, когда в динамических ловушках не останется ЦМД-переносов, что говорит об окончании процесса суммирования. Процесс образования результата споже - ния и переноса в старший...

Номер патента: 1042011

Опубликовано: 15.09.1983

Автор: Телековец

МПК: G06F 7/49

Метки: двоичной, избыточной, системе, сумматор, счисления

...И-НЕ подключены к выходу седьмого элемента И-НЕ и к второму 65 Ч-входу первого РЧ-триггера, прямойвыход суммы которого подключен кпервому К-входу первого КЯ-триггераи к седьмым входам первого и второгоэлементов И-НЕ, восьмые входы которых соединены с прямым выходом переноса первого РУ-триггера, выходдевятого элемента И-НЕ соединен стретьим входом второго элемента И-НЕ,выходы лервого и второго, элементовИ-НЕ подключены соотнетственно к пер.ному и второму Я-входам первогоКЯ-триггера, второй К-вход которогосоединен с выходом третьего блока фор.мирования результата, выход десятогоэлемента И-НЕ соединен с первымЧ-нходом второго РУ-триггера, с третьим входом четвертого и с пятымвходом пятого элементов(И-ЙЕ, выходвосьмого элемента И-НЕ...

Номер патента: 1042033

Опубликовано: 15.09.1983

Автор: Косолапов

МПК: G06G 7/14

Метки: аналого-дискретный, сумматор

...снходоми первого и второго блоковсуммирования, а выход первого блокасуммирования соединен с выходоманалого-дискретного сумматора.Данный сумматор характеризуетсязначительной погрешностью работыиэ-эа инерционности усилителей,на которых выполнены блоки суммирования при переключении пороговогоблока.Цель изобретения - повышениеточности работы аналого-дискретногосуммат ора.Постанлеяная цель достигается тем,что н сумматор, содержащий первый инторой блоки суммирования, вход,первого блока суммирования являетсявходом аналого-дискретного сумматора, выход второго блока суммирования подключен к нходу пороговогоблока, первый выход порогового блока соединенс первым входом второгоблока суммирования, введены днаключа, информационный входы...

Номер патента: 1043637

Опубликовано: 23.09.1983

Авторы: Рогозов, Самойлов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...сумматор, содержащий инжектирующий Р- П- р транзистори шесть И-р- И транзисторов, причембазы первого, второго и третьегоИ- - п транзисторов соединены соответственно с первым, вторым и третьимколлекторами инжектирующего Р - П -Ртранзистора и подключены к соответствующим входным шинам одноразрядногосумматора, первые коллекторы перво- б 0го, второго и третьего и- О и транзисторов соединены с четвертым коллентором инжектирующего - П р транзистора и базой четвертого П р П транэис"тора, коллектор которого подключен б 5 к шине суммы одноразрядного сумматора, первый коллектор пятого П - Р- Итранзистора соединен с шиной переноса одноразрядного сумматора, а вторййколлектор соединвн с базой шестогоИ - Р- И транзистора, эмиттеры всехИ р- П...