Патенты с меткой «сумматор»
Накапливающий сумматор
Номер патента: 1765824
Опубликовано: 30.09.1992
Автор: Федченко
МПК: G06F 7/50
Метки: накапливающий, сумматор
...(фиг,1) конвейерный сумматор 1, дополнительный регистр 2, регистры 3 суммы, коммутатор 4, Первый вход сумматора 1 связан с выходом дополнительного регистра 2, а его выход - со входами регистров суммы 3. Коммутатор 4(фиг,2) содержит, например, мультиплексор сле начала суммированйя последнего вход, двесхемы И 6 и 7, схему ИЛИ 8, Число ногосигналассодержимымсвоегорегистра коммутируемых входов мультиплексора 5 суммы 3 на вход переключения режима устравно числу ИЛИ 8, Число коммутируемых ройства подается логический "0", при этом входбв"мультиплексора 5 равно числу реги коммутатор 4 связывает свой второй вход со"строе суФМьГЗ. Каждый из э,их входов свя- своим первым"выходом(режим 2), На управ.;". эзар с выходом-своего- регистрасуммы 3....
Сумматор
Номер патента: 1772807
Опубликовано: 30.10.1992
МПК: G06G 7/14
Метки: сумматор
...и операционных усилителей подключены к свободным выводам соответствующих источников входных напряжений, выводы питания и - 1 дополнительных операционных усилителей подключены к источнику питающего напряжения и к внешним выводам параметрического стабилизатора, выход которого соединен со свободным выводом нагруэочного резистора,На чертеже изображена принципиальная электрическая схема сумматора.Сумматор содержит блок 1, состоящий из п входных источников напряжений, блок 2, содержащий и масштабных резисторов, блок.3, включающий в себя основной и и - 1 дополнительных операционных усилителей, параметрический стабилизатор 4, резистор 5 нагрузки и источник 6 питающего напряжения,Одним из выводов всех источников входных напряжений блока 1...
Сумматор по модулю пять
Номер патента: 1783514
Опубликовано: 23.12.1992
Авторы: Авгуль, Костеневич, Лазаревич, Торбунов
МПК: G06F 7/49
...ИЛИ-НЕ,.На чертеже представлена функциональная схема сумматора по модулю пять.Сумматор содержит четыре полусумматора 1, 2, 3, 4, пять элементов ИЛИ-НЕ 5, 6,7, 8, 9, элемент ЗАПРЕТА 10, элемент И 11,элемент ИЛИ 12, разряды 13. 14, 15 входапервого операнда, разряды 16, 17, 18 входавторого операнда и разрядные выходы 19,20, 21, соединенные между собой функционально,Сумматор по модулю пять работает следующим образом, На вход первого операнда поступают соответственно первый Х 1,второй Х 2 и третий Хз разряды первого операнда Х =. 4 Х 1+ 2 Х 2+ 1 Хз. На вход второгооперанда поступают соответственно первый У 1, второй Уг и третий Уз разряды второго операнда У = 4 У + 2 У 2 + 1 Уз. Навыходах 19, 20, 21 формируются. значениясоответственно...
Контролируемый сумматор
Номер патента: 1783517
Опубликовано: 23.12.1992
МПК: G06F 11/00, G06F 7/50
Метки: контролируемый, сумматор
...соединен с вторыми входами второго,третьего и четвертого элементов ИЛИ, выход второго сумматора по модулю два соесинен с счетным входом счетчика импульсов, выход которого соединен с вхоНа чертеже представлена структурнаясхема контролируемого сумматора, Устройство включает два сумматора 1 и 2 по модулю два, три элемента И 3-5, четыреб30 35 40 элемента ИЛИ 6, 8 - 10, счетчик импульсов 7, триггер 15, вход 11 задания режима рабо,ты, информационные входы 12 и 13, вход 14 переноса, выход 17 суммы и выход 18 переноса. 5В контролируемом сумматоре информационный вход триггера 15 соединен с входом задания режима работы 11 контролируемого сумматора, 12 и 13 информационные входы и вход переноса 14 кото рого соединены через первые входы...
Двоичный полный сумматор
Номер патента: 1783518
Опубликовано: 23.12.1992
Автор: Ельцов
МПК: G06F 7/50
Метки: двоичный, полный, сумматор
...переноса, причем первый и второй информационные 55 входы сумматора соединены соответственно с первыми и вторыми входами первого элемента ИЛИ и первого элемента И, выход выход которого соединен с первым входом третьего элемента ИЛИ, выход которого соединен с выходом суммы сумматора, выход переноса которого соединен с выходом вто,рого элемента ИЛИ, выход переноса сумматора соединен со вторым входом второго элемента И и с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, выход третьего элемента И соединен со вторым входом второго элемента ИЛИ, введены первый и второй элементы ИЛИ-НЕ, причем вход переноса сумматора соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ-НЕ...
Сумматор
Номер патента: 1784968
Опубликовано: 30.12.1992
МПК: G06F 7/49
Метки: сумматор
...входом (входом запуска) генератора импульсов 6, выход которого соединен с первыми входами (входами синхронизации) второй схемы сравнения 4, триггера 5, второго счетчика 2, первой схемы сравнения 3 и первого счетчика 1, информационный выход которого соединен со вторым выходом первой схемы сравнения 3, причем третий вход первой схемы сравнения 3 является вторым нходбм 30 устройства (входом первого слагаемого), авыход первой схемы сравнения 3 соединен со.вторыми входами (входами управления) генератора импульсов 6 и регистра 7, первый вход которого подключен к выходу второго счетчика 2 и второму входу второй схемы сравнения 4, причем третий вход второй схемы сравнения 4 является четвертым входом (входом задания модуля) устройс- ва, а...
Сумматор сигналов разбаланса мостовых измерительных цепей
Номер патента: 1791823
Опубликовано: 30.01.1993
МПК: G06G 7/14
Метки: измерительных, мостовых, разбаланса, сигналов, сумматор, цепей
...усилителя, выход которогосоединен с его инвертирующим входом.На чертеже изображена принципиальная схема устройства,Схема содержит источник 1 питающего 25напряжения, выполненный в виде двух источников ЭДС, соединенных последователь:но, резистор нагрузки 2 и К параллельныхветвей, подключенных к источнику 1 питающего напряжения, Каждая параллельная 30ветвь содержит два источника тока 1 и 2,соединенных согласно-последовательно, амежду источниками 1 и 2 тока включенадиагональ питания мостовой измерительной цепи 3, Каждой параллельной ветви 35принадлежит операционный усилитель 4,инвертирующий вход которого соединен ссобственным выходом, Выход каждого усилителя через собственный резистор 5 обратной связи соединен с резистором 40нагрузки 2,...
Сумматор по модулю числа ферма
Номер патента: 1795451
Опубликовано: 15.02.1993
Автор: Горшков
МПК: G06F 7/49
Метки: модулю, сумматор, ферма, числа
...устройстве прототипе каждый сумматор содержит И полусумматоров, состоящих 10 из элементов ИСКЛ,ИЛИ и И с объединенными входами, который формируют сигналы- разрешения распространения переноса полусумматора: 15 Ру=АфЭВ (ИСКЛ. ИЛИ)- и генерации переноса. где А и В 3 - разряды слагаемых;блок ускоренного переноса (СУП) со входами Р 6 каждого разряда и вход переноса По, а также выходами переносов П (=1,й) подключенными к соответствующим входам Н элементов ИСКЛ.ИЛИ, вторые входы которых присоединенц к вцходам элементов ИСКЛ.ИЛИ полусумматоров одноименного разряда,30 В блоке СУП переносы образуются согласно рекурентной формуле;Пн 1=Р П 1+Ь (1-О, й - 1), которая определяет внутреннюю архитектуру СУП.Элементы ИСКЛ, ИЛИ обеспечивают 35...
Сумматор по модулю три
Номер патента: 1795452
Опубликовано: 15.02.1993
Автор: Орлов
МПК: G06F 7/49
...чертеже представлена функцйональная схемасумматора по модулю три. 10Сумматор по модулю три содержит два преобразователя 1, 2 двоично-троичных цифр в троичные унитарные, каждый из которых содержит соответственно элементы РАВНОЗНАЧНОСТЬ 3, 4 и элементы ИЛИ НЕ 5, 6 и 7, 8. Сумматор по модулю три также содержит блок 9 суммйрования по модулю три в унитарном коде, содержащий элементы ИЛИ 10; 11, 12 и элементы Равнозначность 1 Э, 14, 15,:":20Функционирование сумматора по моду.: лю три иллюстрируется таблицей; в которойприведейа входные и выходные сигйалы схемы для всех значений входных сигналов.25Формул а изобретения ответственно первого и второго преобразователей двоично-троичных цифр в троичные унитарные, входы которых соедйнены с входами...
Комбинационный двоичный сумматор
Номер патента: 1795453
Опубликовано: 15.02.1993
МПК: G06F 7/50
Метки: двоичный, комбинационный, сумматор
...и транзита 10 второй группы блоков 6,1, 6,2, 6.3, 6.4 являются соответствующими входами генерации и транзита соответственно второго, четвертого, шестого и восьмого разрядов блока 3, входы генерации и транзита первой 15 группы блока 6,2 соединены с соответствующими входами второй группы блока 6.5 и являются входами генерации и транзита третьего разряда блока 3. входы генерации и транзита первой группы блока 6.3 соеди нены с соответствующими входами второйгруппы блока 6.9 и являются входами генерации и транзита пятого разряда блока 3, входы генерации и транзита первой группы блока 6,4 соединены с соответствующими 25 входами второй группы блока 6,7 и являютсявходами генерации и транзита седьмого разряда блока 3, выходы блока 6.1 соединены с...
Конвейрный сумматор
Номер патента: 1795454
Опубликовано: 15.02.1993
Авторы: Артюшин, Бондарь, Гриневич, Лапицкий, Семашко
МПК: G06F 7/50
Метки: конвейрный, сумматор
...8, тактирующий вход суммирующей ячейки 9, выходы 10 и 11 соответственно переносов и тактирующий -разрядных суммирующих ячеек, шину нулевого потенциала 12, выход суммы 13, выход переноса 14. Суммирующие ячейки первого и )-х столбцов (соответственно фиг.2 и фиг. 3) содержит к одноразрядных сум- . маторов 151,15 и к полусумматоров 161".1 би соответственно, триггер 17, регистр 18 и элемент НЕ 19.На входы первой, второй и третьей групп каждой суммирующей ячейки первого столбца подается по К разрядов первого, второго и третьего операндов соответственно. с информационных выходов(,1)-й суммирующей ячейки сумма и Кразрядов переноса поступают на входы суммирующей ячейки данной строки следующего столбца, С выхода 10 (1, 1)-й суммирующЕй ячейки...
Сумматор по модулю три
Номер патента: 1797109
Опубликовано: 23.02.1993
Авторы: Авгуль, Гришанович, Егоров, Костеневич
МПК: G06F 7/49
...одноразряд- младший У 2 разряды второго операнда У = ных двоичных сумматора. 2 У 1+ У 2. На выходах 9 и 10 формируютсяНедостатком известного сумматора по значения соответственно старшего 31 и модулю три является низкое быстродейст- младшего 32 разрядов суммы 3 =231+ 32 по вие, определяемое глубиной схемы и равное модулю три входных операндов Х и У: 1(56) Авторское свидетельство СССРМ 1381483, кл,6 06 Р 7/49, 1986.Журавлев Ю.П. идр. Надежность и контраЭВМ. М,: Советское радио, 1978, с. 114-11рис. 3,12;(54) СУММАТОР ПО МОДУЛЮ ТРИ(57) Изобретение относится к вычислител ной технике и быть использо контроля и ц ов: щих в системизобретения -сумматора по жит однордз ьдва полусумм 5, ды суммматор полные опера двухразрядна1797109 15 Я =(Х+...
Сумматор по модулю три
Номер патента: 1798777
Опубликовано: 28.02.1993
Авторы: Дорожинский, Супрун
МПК: G06F 7/49
...следующим образом.Суммируемые операнды Х и У задаютсядвухразрядными двоичными кодами Х=х 1 х 2, У = уг,у 1, Где х 1,у 1 - младшие разряды 20операндов, а Х 2,У 2 - старшие разряды соответствующих операндов, т.е. Х = х 1+ 2 х 2 и У= 3 и тем фактом, что в заявляемом сумматоре по модулю три предусмотрена возможность использования неприводимыхзначений операндов, каждый операнд может принимать значения 0(00), 1(01:, 2(10) и3(11). Результатом работы сумматора по модулю три является операнд 7, заданныйдвухразрядным кодом Е = г 2 г 1, где 7 = г 1 4+2 гг,На входы 6,7 подаются значения младших разрядов операндов х 1 и у 1 соответственно; на входы 8,9 - значения старшихразрядов операндов х 2 и у 2 соответственно;на выходе 10 реализуется младший...
Сумматор по модулю три
Номер патента: 1800453
Опубликовано: 07.03.1993
МПК: G06F 7/49
...два реализует ивном случае,входы 8 и 9 - соответственно старший у 2 и младший у 1 разряды второго операнда У = =2 у 2+ у 11800453 Таблица работы сумматора-вычитателя На выходах 10 и 11 реализуются соответственно значения старшего з 2 и младшего з 1 разрядов суммы Я = 2 зг + з 1 по модулю три входных операндов, т.е. Я =(Х т)аоб 3.На выходах 12 и 13 реализуются соответственно значения старшего г 2 и младшего г 1 разрядов разностий=2 гг+г 1 по модулю три входных операндов, т.е, й = (Х - У)аоб 3,Работа сумматора по модулю три поясняется следующей таблицей.Достоинствами сумматора являются широкие функциональные возможности и высокое быстродействие. Так, по сравнению с прототипом, сумматор реализует дополнительно операцию вычитания по...
Накапливающий сумматор
Номер патента: 1800454
Опубликовано: 07.03.1993
Авторы: Ткаченко, Харламов, Шарафутдинов
МПК: G06F 7/49
Метки: накапливающий, сумматор
...переноса сигнал, участвующийв сложении,Элемент И 2 формирует из сигналов переноса сигнал переноса в соседние разряды.55 Элемент задержки 21 предназначен длясогласования времени поступления на элемент ЗАПРЕТ второго слагаемого данногоразряда и первого слагаемого из ( + 1)-горазряда.Элемент ЗАПРЕТ 20 разрешает прохождение второго слагаемого данного разряда при отсутствии первого слагаемого в( + 1)-м разряде.Элементы И 4, И 17, И 18 разрешают прохождение слагаемых из соседних разрядов и сигнала переноса в ( - 2)-й разряд при суммировании чисел в "фибоначчиевой" системе счисления.Введенные новые элементы и связи составляют существенные отличия предлагаемого сумматора от прототипа и ведут к повышению быстродействия.Устройство работает...
Сумматор по модулю пять
Номер патента: 1803911
Опубликовано: 23.03.1993
Авторы: Дорожинский, Супрун
МПК: G06F 7/49
...как быстродействиеустройства-прототипа равно 5 т, Также отметим, что сложность сумматора по числувходов логических элементов меньше, чемсложность устройства-прототипа, и равна51 (сложность прототипа равна 65).Ниже приведена таблица истинностилогических функций 21, 22 и 2 з, реализуемыхсумматором по модулю пять,15 Формула изобретенияСумматор по модулю пять, содержащий десять элементов И, три элемента ИЛИ-НЕ, три элемента ИЛИ и первый элемент ЗА ПРЕТ, причем входы первого, второго и третьего разрядов первого слагаемого сумматора соединены соответственно с первыми входами первого, второго и третьего элементов И, вторые входы которых соединены соответственно с входами первого, второго и третьего разрядов второго слагаемого сумматора,...
Сумматор по модулю пять
Номер патента: 1807478
Опубликовано: 07.04.1993
Авторы: Авгуль, Костеневич, Татур, Торбунов
МПК: G06F 7/49
...и я Сумматор по модулю пять, содержащий первый элемент ЗАПРЕТ, три элемента И и три элемента ИЛИ, причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента ЗАПРЕТ, выходы второго итретьего элементов И соединены соответственно с первыми входами второго и трегьего элементов ИЛИ, а выходы первого и второго элементов ИЛИ являются соответственно первым и вторым выходами сумматора по модулю пять, о тл ичающийся тем,что,сцельюповышения быстродействия, в него введены первый, второй и третий полусумматоры и второй, третий, четвертый, пятый и шестой элементы ЗАПРЕТА, причем входы первого, 10 второго и третьего разрядов первого слагаемого сумматора по модулю пять...
Сумматор по модулю
Номер патента: 1820377
Опубликовано: 07.06.1993
МПК: G06F 7/50
Метки: модулю, сумматор
...значения модуля подключен к первому информационному входу логического блока 5, вход 11 инверсного значения модуля подключен к второму информационному входу логического блока 5, выход которого подключен к третьему входу блока 3 суммирования, выход которого является выходом 12 устройства, Первый инверсный выход переноса блока 3 суммирования подключен к -входу 1 К-триггера 6 и является выходом 13 результата сравнения аР, второй инверсный выход переноса блока суммирования.подключен к входу К К-триггера 6 и является выходом 14 результата сравнения а ф. Тактовый вход 15 устройства подключен к синхронизи рующему входуК-триггера 6, выход которого подключен к управляющему входу логического блока 5 и второму входу элемента И 2. Выход элемента НЕ 1...
Одноразрядный четверичный сумматор
Номер патента: 1827672
Опубликовано: 15.07.1993
Авторы: Авгуль, Костеневич, Супрун, Фурашов
МПК: G06F 7/50
Метки: одноразрядный, сумматор, четверичный
...1-й четверичной цифры, выход первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с выходом старшего разряда суммы сумматора, выход младшего разряда суммы которого соединен с выходом второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА, 1-й вход которого соединен с входом младшего .разряда 1-й четверичной цифры, третий вход второго элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА соединен с входом переноса сумматора, о т л и ч а ю щ и й с я тем, что, с целью повышения быстродействия, сумматор содержит мажоритарный элемент с порогом четыре и мажоритарный элемент с порогом два, выход которого соединен с третьим входом первого элемента СЛОЖЕНИЕ ПО МОДУЛ 1 О ДВА, а 1-й вход мажоритарного элемента с порогом два соединен с входом младшего разряда 1-й четверичной цифры и...
Накапливающий сумматор
Номер патента: 1829031
Опубликовано: 23.07.1993
Авторы: Дрозд, Паломино, Полин
МПК: G06F 7/50
Метки: накапливающий, сумматор
...получаемой суммы с выхода первоначально обнуленного первого регистра 9, Этот регистр является сдвиговым и обеспечивает задержку на и тактов поступающих с выхода суммы сумматора 1 и разрядов накапливаемой суммы и они поступают на выход 14 устройства, Сумматор 1 выполняет операцию сложения с учетом сигналов переноса, снимаемых с выхода переноса и задерживаемых на один такт первым триггером 7, причем сигналы переноса поступают на информационный вход первого триггера 7 через первый элемент И 4, на второй инверсный вход которого подается управляющий сигнал с выхода блока 2 управления, Управляющий сигнал принимает единичное значение на тактах, кратных п, когда выполняется сложение старших и-й разрядов слагаемого и накапливаемой суммы, и...
Сумматор по модулю три
Номер патента: 1830528
Опубликовано: 30.07.1993
Автор: Супрун
МПК: G06F 7/49
...с порогом два 1, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3, четыре входа 4, 5, 6 и 7, два выхода 8 и 9.Сумматор работает следующим образом.Суммируемые операнды Х и тся двухраэрядными двоичными к цель достигается тем, что сумматор по модулю три с приводимыми операндами содержит мажоритарный элемент с порогом два, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, четыре входа и два выхода. Сложность сумматора по числу входов логических элементов равна 10, а быстродействие, определяемое глубиной схемы, равно 2 г, где т - задержка на вентиль. Сумматор работает следующим образом. На входы поступают двоичные переменные х 1, у 1,х 2, у 2, представляющие собой младшие и старшие разряды суммируемых операндов Х и У соответственно; на выходах реализуются логические...
N-разрядный параллельный сумматор
Номер патента: 1833865
Опубликовано: 15.08.1993
Авторы: Гроль, Петлин, Романкевич
МПК: G06F 11/26, G06F 7/50
Метки: n-разрядный, параллельный, сумматор
...с выходов 2 соответствующих сумматоров 1 группы. На входы б параллельного сумматора поступают И-разрядные (Й = гп к) двоичные операнды, а на выходах 8 формируется й-разрядная сумма (на выходе 2 последнего сумматора 1 группы формируется сигнал переноса). Выходы 5 И-разрядного параллель- нага сумматора не используются как информационные.В тестовом режиме на входы 4, б и 7 й-разрядного параллельного сумматора поступают стимулирующие воздействия с выходов генератора псевдослучайных последовательностей, а выходы 5, 8 и 2 под. ключаются к входам многоканального сигнатурного анализатора. В результате при проведении псевдослучайного тестирования проверка Й-разрядного параллельного сумматора сводится к параллельной и независимой проверке...
Сумматор оптических сигналов
Номер патента: 1833899
Опубликовано: 15.08.1993
Авторы: Дубчак, Кожемяко, Колесницкий, Красиленко, Олексенко
МПК: G06E 1/04
Метки: оптических, сигналов, сумматор
...+АВПРАВ 1 П-50 то на выходах затворов 8 и 9 в соответствующие моменты времени будут сформированы значения одного из минтермов входных или 0 в зависимости от наличия сигнала на электродах 10 и 11, Так для вычисления текущей суммы необходимо реализовать логическую функцию Я = А 9 В 9 П 1-1 = А В 55 жек (БУВЗ) 4, посредством которого реализуется принцип обработки оптицеской информации, заключающийся в преобразовании интенсивности оптического излучения в длительность задержанного оптицеского импульса, однозначно связанного со значением соответствующего минтерма входных переменных Аь В и Пр 1, способен проводить градацию разных уров- "0 ней оптической интенсивности. Ослабителисветового потока 21 и 22 ослабляют интенсивность падающего...
Сумматор кодов с иррациональным основанием
Номер патента: 1837279
Опубликовано: 30.08.1993
МПК: G06F 7/49
Метки: иррациональным, кодов, основанием, сумматор
...в регистре блока 6 минимизирован, то блок 3 из состояния Сз переходит в состояние С 5, в котором выполняются операции развертки кода в регистре блока 2 (ЩО-ф 011) и контроля перемещения, Из состояния Сб блок 3 снова переходит в состояние Сз, в котором кроме операции перемещения выполняются операции контроля свертки и развертки 41) - 1, (43) - 1). Эти операции по сути аналогичны операции контроля перемещения.В случае, если содержимое регистра блока 2 равно О 112) .= 1), триггер 104 установлен о 1 и содержимое регистра блока 6 минимизировано 113) = 1) блок 3 переходит из состояния Сз в состояние Сб. В этом состоянии осуществляется контроль операции перемещения, обнуление триггера 104 и фиксация сигнала синхронизации второго слагаемого на...
Сумматор порядков чисел (ii)
Номер патента: 1837282
Опубликовано: 30.08.1993
Авторы: Горштейн, Грушин, Шевцов
МПК: G06F 7/50
Метки: порядков, сумматор, чисел
...младшихразряда модулей порядков вещественныхвходных чисел А и В при условии. что циклический перенос равен нулю.ЗНАК = ЗА =ЗВ (27)+ 4 В+ЗАхЗВ (32)где разряды порядка числа А поступают по . входу 23-2, разряды порядка числа В посту пают по входу 33-1,Сумматрр 10 вычитает четыре младшихразряда модулей порядка вещественныхвходных чисел А и В при условии, что цикли, ческий перенос равен 1, т.е, к младшему . разряду суммы прибавляется единица цик лического переноса 1 Р 13 = 1 А х 1 В (33)2 С 13 = 2 А+ 2 В (34)2 НЗ = 2 А+ 2 В (35)1 Р 23 =(1 А+1 В) х(2 А+2 В) (36)1 С 23 = 2 С 13 + 1 Р 23 (37)1 ЯЗ = 1 А+ 1 В (38)233 = гР 23+2 НЗ (39)333 = 2 С 13 + (1 Р 13 х 2 Н 3) + ЗН 2 (40)4 ЯЗ = (3 Н 2 х 1 С 23) + 4 Я 2 А, (41)где разряды порядка числа А...
Накапливающий сумматор
Номер патента: 2002297
Опубликовано: 30.10.1993
Автор: Кириллов
МПК: G06F 7/50
Метки: накапливающий, сумматор
...кроме младшего, осуществляется через блоки 3 задержки, выходной сигнал суммы с каскадов 7 накапливающего сумматора, кроме старшего, снимается через блоки 4 задержки на выходные регистры 6, тактовые входы которых подключены к переключателю 5. Информационные входы переключателя 5 подключены к входам регистров 2, э управляющие входы - к управляющим входам 13 накапливающего сумматора,Работает накапливающий сумматор следующим образом,С какдым импульсом тактовой последовательности число, присутствующее на входах, суммируется с числом, хранящимся в регистрах 2, однако запись в регистры 2 происходит последовательно, начиная с младшего разряда, Время задержки записи выбирается примерно равным времени задержки выдачи импульса переполнения...
Сумматор тока электродов магнитогидродинамического генератора
Номер патента: 1344189
Опубликовано: 15.04.1994
Автор: Антонов
МПК: H02K 44/08
Метки: генератора, магнитогидродинамического, сумматор, электродов
СУММАТОР ТОКА ЭЛЕКТРОДОВ МАГНИТОГИДРОДИНАМИЧЕСКОГО ГЕНЕРАТОРА(МГДГ), содержащий ячейки, состоящие из двух цепочек последовательно соединенных дросселей и тиристоров, коммутирующие конденсаторы, отличающийся тем, что, с целью повышения надежности устройства, он дополнительно содержит диодные мосты по числу цепочек, в диагонали постоянного тока которых включены цепочки дроссель - тиристор, один вывод диагонали переменного тока каждого диодного моста подсоединен к электроду канала МГДГ, а другой вывод соединен с точкой суммирования тока электродов через обмотки четырехобмоточных трансформаторов, образующих два каскада, первый из которых содержит трансформаторы, связывающие соседние пары ячеек в группы, а второй - группы ячеек с точкой...
Оптический страничный сумматор для оптоэлектронного запоминающего устройства
Номер патента: 1276141
Опубликовано: 10.05.1995
Автор: Вербовецкий
МПК: G11C 11/42
Метки: запоминающего, оптический, оптоэлектронного, страничный, сумматор, устройства
ОПТИЧЕСКИЙ СТРАНИЧНЫЙ СУММАТОР ДЛЯ ОПТОЭЛЕКТРОННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, содержащий первый и второй оптические страничные преобразователи и блок управления, первый и второй выходы которого подключены соответственно к первому и второму оптическим страничным преобразователям, отличающийся тем, что, с целью расширения функциональных возможностей за счет выполнения операции алгебраического сложения над страницами информации, представленной числами с плавающей запятой, в него введены первый и второй входные оптические регистры, первый и второй оптические регистры, выходной оптический регистр, светоделители с первого по третий, блоки оптической связи с первого по двадцать седьмой, оптически управляемые многоканальные светопереключатели с...
Последовательный к-ичный сумматор для одновременного сложения n чисел
Номер патента: 1834542
Опубликовано: 27.02.1996
Автор: Деев
МПК: G06F 7/50
Метки: к-ичный, одновременного, последовательный, сложения, сумматор, чисел
...на выходе появится сигнал, отличный от г, или на выходе появится сигнал, совпадающий с ю, где т = О, или х = 2 . Вследствие этого следующий такт нельзя еще гарантированно считать моментом окончания счета (ибо возможно в этом такте появление сигнала, отличного от т ). В таком случае на вход сумматора еще раз подается пара сигналов ( ), После этого в следующем такте нагвыходе гарантированно появится сигнал т, означающий, что в числе, изображающем сумму, появился старший разряд, левее которого в бесконечном количестве сплошь идет сигнал г(ОООУ,+1, если сумма -число положительное 222 У,+1 если сумма - число отрицательное). Появление на выходе сигнала т служит, таким образом, сигналом окончания счета в сумматоре и в следующий момент можно...