Патенты с меткой «сумматор»

Номер патента: 1439577

Опубликовано: 23.11.1988

Авторы: Андреев, Козак, Лужецкий, Малиночка, Стахов, Черняк

МПК: G06F 7/49

Метки: иррациональными, кодов, основаниями, последовательный, сумматор

...потенциалы),На выходе 67 устанавливается нулевой потенциал, который является вторым разрядом результата алгебраического сложения, На выходах элементов И 48 и 49 устанавливаются единичные потенциалы. Как и во время третьего такта, на Р-входах триггеров 44 и 4 б устанавливаются единичные потенциалы.С приходом шестого тактового им пульса происходят переключения, такие же как и во время четвертого тактового импульса. На выходе 73 устанавливается единичный потенциал, который является третьим разрядом результата 25 алгебраического сложения.С приходом седьмого тактового импульса триггер 16 устанавливается в единичное состояние, а триггеры 44 и 46 - в нулевое состояние. На входах З 0 68 и 69 слагаемых устанавливаются значения седьмых разрядов...

Номер патента: 1439578

Опубликовано: 23.11.1988

Авторы: Варшавский, Кондратьев, Романовский, Цирлин

МПК: G06F 7/50

Метки: кмоп-транзисторах, одноразрядный, сумматор

...слагаемых (Х; = У; = О) на затворах транзисторов 5 и 12 имеется высо 50 кий потенциап и транзистор 5 открьгг, а транзистор 12 закрыт, при этом на стоках транзисторов 5 и б будет низкий потекциап, т.е. на выходе С;нулевое значение (С, = О) .Если на входе одного из слагаемых55 имеется единичное значение, а на входе другого слагаемого - нулевое значение (Х; = 1; У = 0 или С, = 0; У= 1), то на затворах транзисторов 5 и 12 будет низкий потенциал и транзистор 5 будет открыт, а транзистор 12 закрьгг. Если при этом на выходе суммы имеется нулевое значение, что возможно только при единичном значении на входе переноса (С;, = 1), то закрыт и транзистор 6, а транзистор 11 открыт, и на стоках транзисторов 5 и б будет высокий потенциал, т.е.на выходе...

Номер патента: 1441387

Опубликовано: 30.11.1988

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: моп-транзисторах, одноразрядный, сумматор

...у; = 1), то на выходе первого элемента 17 РАВНОЗНАЧНОСТЬ имеется нулевое значение, которое, поступая на затвор тразистора 10, закрывает последний. Если при этом на выходе суммы имеется нулевое значение (Б; = О), что,очевидновозможно только при единичном значении на входе переноса (С; = 1), то закрыт и транзистор 8, затвор которого соединен с выходом суммы, и на выходе переноса будет единичное значение (С; = 1) . Если жена выходе суммы имеется единичноезначение (Б, = 1), что, очевидно,возможно только при нулевом значениина входе переноса (С 1, -- 0), то транзистор 8 открыт, а поскольку при этомоткрыт и один из транзисторов 9 нли11, на затворе которого имеется единичное значение с входа одного из 10 .слагаемых, а стоке - нулевое значение с...

Номер патента: 1441396

Опубликовано: 30.11.1988

Авторы: Афанасьев, Долгов

МПК: G06F 11/10, G06F 7/72

Метки: вычетов, сумматор, табличный

...лишь одного выхода (признак правильности выполнения операции) окажется в устойчивом состоянии и на этом сложв. ние заканчивается, а в ином случае это приводит к исчезновению сигнала на выходе 12 блока 10 контроля и по явлению сигнала на выходе 13 (признак неисправности типа "Закрепление 0"), т.е. табличный сумматор переводится в третий режим.Специфическое свойство табличного сумматора проявляется в том, что для любой одиночной неисправности (как типа Закрепление 01, так и типа "Закрепленир 1") в любой точке, если не второй, то третий режим оказывается устойчивым, что соответствует подбору в соответствующей точ" ке такого значения сигнала, на котором неисправность не проявляется.Младшийвествует нулинформации,значениям 2ной...

Номер патента: 1442988

Опубликовано: 07.12.1988

Авторы: Дудкин, Ткаченко, Черный

МПК: G06F 7/49

Метки: комбинационный, сумматор

...на вход одноразрядного устройства,Выходы переносов каждой системысчисления строго подключены к соответствующим входам логического узла2, что позволяет не использоватьвходы управления, Следовательно, сигнал переноса распространения с выхода одноразрядного сумматора -го разряда в (х + 1), (х + 2), (1 - 2) и( - 5)-й разряды на входе логического узла, оказывает влияние тольков ( + 1)-м разряде, и алгоритм функционирования зависит от выражения,описывающего операцию сложения втрадиционной двоичной системе счисления:1 = аЧб,11 = сЧд,111 = абЧсд,(8) 1=аЧб,11 = еЧж,111 = аб. Г 9) Сумматор работает следующим образом,При функционировании в традиционной двоичной системе счисления логический узел 2 реагирует на сигнал на выходах...

Номер патента: 1453400

Опубликовано: 23.01.1989

Авторы: Галкин, Матвеев

МПК: G06F 7/50

Метки: накапливающий, сумматор

...12 и 13 управления сигнал логической единицы, а на вход 11 установки -сигнал логического нупя. При этом на вторую группу входов сумматора 2 поступает число, дополнительный код которого необходимо вычислить, а на .первую группу входов сумматора 2- умноженный на 2 код числа, присутст вующего на выходах сумматора 2, так как коммутатор 1 находится в режиме работы по второму каналу. В этом случае устойчивое состояние сумматора 2 описывается выражением 25В + 2 (В+1) = (В+1).Таким образом, спустя время переходного процесса, на выходах. суммы сумматора 2 будет сформирован дополнительный код числа, записанного в регистре 4 без учета старшего разряда, Преобразование старшего разряда производится в дополнительном сумматоре 3, который суммирует...

Номер патента: 1462306

Опубликовано: 28.02.1989

Авторы: Евстигнеев, Ермакова, Кошарновский

МПК: G06F 7/50, G06F 7/72

Метки: сумматор

...ИЛИ группы преобразуют ре(5) ч,зулвтат суммирования с выходов матриц 9 элементов И группы в кад одиниз Р , который поступает на входыблока 4 формирования переноса и навходы соответствующих шифраторов 11группы, где по каждому основанию образуется двоичный код, Через время,определенное временем задержки срабатывания элементов блоков 1, 18,9, 10 и 11, первый тактовый сигналпройдя элемент ИЛИ 14 и элемент 15задержки поступит на входы приемаинформации регистров 12 группы и запишет в них результат суммирования,и сигнал переноса Й в следующийЯ-й разряд,К, =ч;, ч, ч ч; й;, ч, (6) Через открытые по вторым информационным входам коммутаторы 1 и 16 групп и одна из констант с блоков 17 группы и содержимое регистров 12 группы проходят дешифраторы 18 и...

Номер патента: 1464155

Опубликовано: 07.03.1989

Авторы: Будишов, Кочемасов, Некрасов, Новиков

МПК: G06F 7/50

Метки: десятичный, одноразрядный, сумматор

...элементами И 2 и 3, атакже элементом ИЛИ 6. На вторыевходы всех остальных элементов ИСВЛ 10 ЧАЮЩЕЕ ИЛИ 8, 9 и 11 подаетсяуровень логического нуля. При этомвторой, третий и четвертый разрядывыхода входного двоичного сумматора1 складываются по модулю два соответственно с вторым, третьим, четвертым разрядами числа 10 (1010) эле ментами ИСКЛЮЧАЮЩЕЕ ИЛИ 10-12.;Когда числа на выходе двоичноговходного сумматора 1 равны 12 (1100),13 (1101), на второй вход элемента ИСКЛЮЧАЯЦЕЕ П 1 11 поступает уровень единицы, формируемый элементами И 4 и 5, а также элементом НЕ 7. На вторые входы элементов ИСКЛЮЧАЮЦЕЕ ИЛИ 10 и 12 подается также логическая единица. На вторых входах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 9 уровень логической единицы, формируемый...

Номер патента: 1465881

Опубликовано: 15.03.1989

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...наег о выходе, . т . е . выходе з , котороезакрывает тр ази сторы 23, 24 , . 25 . Теперь и ри переходе в инертное состояние значение "О " на входе элементаНЕ 36 появится только после того ,ка к в инертное состояние возвратятсявходы а и Ь , а значение "О " на входеэлемента НЕ 3 7 , только после того,как откроются транзисторы 3 , б , 8,и 26 , т . е . после того , к а к в инер тно е состояние возвратятся входы а ,Ъ, р и р . После этого на выходахэлементов НЕ 36 и 3 7 появится знач ение " 1 ", т . е . выходы р , ри з , зокажутся в инертном состоянии . Из сказанного видно, что рабочее состояние выходов з и з суммы данного разряда появляется только после, того, как все его входы (в том числе и переноса из предыдущего разряда) перейдут из...

Номер патента: 1467553

Опубликовано: 23.03.1989

Авторы: Полянский, Тющенко, Хабибуллаев

МПК: G06F 7/50

Метки: двоичный, комбинационный, одноразрядный, сумматор

...обретения Одноразрядный комбинационный двоичный сумматор, содержащий четы х у с 1 2 3 4 5 б с 8 О О О 1 О 1 1 ОО 1О1 О 1 1 О О О О 1 1 О О, 1 1 О 1 1 1 О 1 О 1 1 1О1 1 1 О 1 1 О 1 1 1 1 1 1 1 11 О 1 1 1 1 1 1 О 1 1 1 1 1 О 1 1 О О 1 О О, 11 1 О О 1 О О 1 1 1 1Составитель А.Клюев Техред А.Кравчук Корректор М.ПожоЪ Редактор В.Данко Заказ 1196/45 Тираж 667 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР113035, Москва, Ж, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 В таблице представлены состояния на выходах элементов и на выходах переноса с и суммы Б сумматора в1зависимости от состояния на его входах: первого операнда х, второго операнда у и переноса...

Номер патента: 1472900

Опубликовано: 15.04.1989

Авторы: Васильев, Храмов

МПК: G06F 7/50

Метки: последовательный, сумматор

...разряды регистра 16. Сброс регистра в "0" осушествляется по входу 20, а управление записью в регистр - по входу 21 соответствующими 15 синхросигналами из блока 4. Сигналы переноса с выходов 19 блока 6 поступают на соответствующие входы 26 блока 7, Запись поступивших значений переноса в один из регистров 24 20 переноса группы производится по единичному разрешающему сигналу одного иэ разрядов сдвигового регистра 22, содержащего одну "1", через группы элементов И 25. Сдвиг регистра 22 25 производится по синхросигналу на вхо де 27, для регистра 22 используется вход 28. Сдвиг регистров 24 переноса и регистра 23 суммы вправо производится по синхросигналам на входе 29. 30 регистр 23 суммы используется для записи и хранения значений...

Номер патента: 1476460

Опубликовано: 30.04.1989

Автор: Ткаченко

МПК: G06F 7/49

Метки: избыточного, кода, сумматор

...10 и 11 сумматора единичныисигнал с выхода переноса полусумматора 1 устанавливается на выходе 6суммы одноразрядного сумматора 5 че 5рез элемент ИЛИ 23, а единичный сигнал на выходе 7 второго разряда устанавливается посредством элементаИЛИ 23. Однавремечнс по цепочке элемент ИЛИ 20 - элемент 24 запретаэлемечт ИЛИ 23 единичного сигнала свходов 10 и 11 поступают на выходы6 суммы одноразрядных сумматоров 5,54 и 51, 5 соответственно, На выходе 7 результат суммирования представлен в виде 0110111=22,Допустим, необходимо выполнитьсложение 8-8 в пакетной системе счисления. При поступлении кодов слагаемых на входы 10 и 11 единичный сигнал с выхода переноса полусумматора1 устанавливается на выходе б суммыодноразрядного сумматора 5черезэлемент...

Номер патента: 1478281

Опубликовано: 07.05.1989

Авторы: Золотарев, Скоробогатова

МПК: H03B 7/14

Метки: многодиодный, мощности, сумматор

...габаритов устройства.Па чертеже представлен многодиодный сумматор мощности, 1 ОМногодиодный сумматор мощности содержит цилиндрический резонатор электромагнитпо связанный через отверстия 2 связи в его боковой стенке с отрезками 3 коаксиальпых линий, 15 оси которых параллельны образующей цилиндрического резонатора 1, трансформаторы 4 импедансов, твердотельные диоды 5, зонд связи (элемент вывода мощности) выполнен в виде емкос тного штыря 6 с диском 7 и четвертьволповые дроссельные поршни 8.Сумматор работает следующим образом.Генерируемая твердотельными диода ми 5, расположенными в отрезках 3, мощность возбуждает через отверстия 2 в боковой стенке цилиндрического резонатора 1 низший вид колебания (Е о, ) в нем. При низких сопротивле...

Номер патента: 1479928

Опубликовано: 15.05.1989

Авторы: Авгуль, Супрун

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...седьмого элемента И подключены к выходам пятого и шестогоэлементов И. 10 15 20 Б =.Х,О+Х ЮХ ОХ соответствующая сигналу суммы.На выходе 15 реализуется логическая функция 1 х, Х Х Х 4 Б Р 1 РФ соответствующая сигналу младшего переноса,На выходе 16 реализуется логическая функция Р, (Х Х )(Х Х+),соответствующая сигналу старшего переноса,Значения логических функций Б,Р и Р для возможных наборов переменных Х, Х Х и Х, приведены втаблице,Четырехвходовый одноразрядный сумматор, содержащий первый сумматор по Составитель А. КлоевТехред Л,Олийнык Корректор О,Чигинева Редактор А, Ревин Заказ 3660 Тираж 668 ПодписноеВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 1 13035, Москва, Ж, Раушская наб., д, 4/5...

Номер патента: 1499335

Опубликовано: 07.08.1989

Авторы: Ибенскис, Янкунас

МПК: G06F 7/50, G06F 7/68

Метки: накапливающий, сумматор

...состояние счетчика 7 и выдаетна первом выходе сигнал с уровнем логической единицы. В блоке 9 этот сигнал логической единицы инвертируется элементом НЕ 14, блокирует элемент И 15. Таким .образом, с приходомсигнала на тактовый вход блока 9 втриггер 12 записывается сигнал суровнем логического нуля,Во время других тактов цикла дешифратор 6 на первом выходе выдаетсигнал с уровнем логического нуля,Элементом НЕ 14 сигнал инвертируется, Полученный на выходе элемента НЕ14 сигнал с уровнем логической единицы пропускает через элемент И 15 сигнал с выхода триггера 11 на информационный вход триггера 12.Таким образом, с помощью дешифратора 6 и блока 9 на вход переносасумматора 1 подается сигнал логического нуля в начальном такте циклаи логический...

Номер патента: 1499336

Опубликовано: 07.08.1989

Автор: Журкин

МПК: G06F 7/50

Метки: кзначный, одноразрядный, сумматор

...детектор, причем вход первого порогового детектора соединен с первой группой входов сумматора, объединенных по схеме токовогосуммирования, выход первого порогово -го детектора соединен с входом первого токового .отражателя, выход которого соединен с выходом переноса сумматора, вход второго токового отражателя соединен с второй группой входов сумматора, объединенных по схеметокового суммирования, выход второготокового отражателя соединен с входомтретьего токового отражателя, выходкоторого соединен с выходом суммысумматора, о т л и ч а ю щ и й с ятем, что, с целью расширения областиприменения эа счет представления результата по модулю, значение которого меньше значения максимально возможной суммы входных сигналов, в него введены второй,...

Номер патента: 1501042

Опубликовано: 15.08.1989

Авторы: Бобров, Царев, Яковлев

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехуровневый

...на выходах 14, 15 переноса и суммы сумматора свидетельствуют о правильности логики его работы. Формула изобретения 40 Четырехуровневый одноразрядный сумматор, содержащий четыре пороговых детектора и семь токовых отражателей, выполненных на базе составных 45 транзисторов с инжекционным питанием, причем прямые входы пяти слагаемых соединены с входами первого и второ го пороговых детекторов, выходы которых соединены соответственно с50 входами первого и второго токовых отражателей, инверсный вход пяти слагаемых соединен с входом третьего порогового детектора, выход которого соединен с входом четвертого порогового детектора, выход которого соедиПороговые детекторы и токовые отражатели выполнены из составных транзисторов с неуправляемыми...

Номер патента: 1509874

Опубликовано: 23.09.1989

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...слагаемых (Х; = У,=О) на затворах транзисторов 5 и 12 имеется высокий потенциал, и транзистор 5 открыт, а транзистор 12 закрыт, при этом на стоках транзисторов 5 и 6 будет низ-, кий потенциал, т,е. на выходе С; - нулевое значение (С; =О).Если на входе одного из слагаемых имеется единичное значение, а. на входе другого слагаемого - нулевое значение (Х,. 1, У; 0 или Х,. О, У; 1), то на затворах транзисторов 5 и 12 будет низкий потенциал, и транзистор2 будет открыт, а транзистор 5 закрыт,Если при этом на выходе суммыимеется нулевое значение, что возможно только при единичном значении навходе переноса (С; =1), то закрыти транзистор 6, а транзистор 9 открыт,и на стоках транзисторов 5 и 6 будетвысокий потенциал, т,е, на выходеС, - единичное...

Номер патента: 1522193

Опубликовано: 15.11.1989

Авторы: Рогозов, Срывкина, Тяжкун, Чернов

МПК: G06F 7/50

Метки: одноразрядный, сумматор

...н аноды диодов 1 - 3 25отбираются входными цепями. Поэтому транзистор 4 закрыт и, следовательно, транзисторы 5 - 7 открыты,При этом на выходах сумматора устанавливаются нулевые потенциалыБ=Р=О,При подаче на входы сумматора комбинации входных сигналов, в которойуровень логической единицы присутст"вует только на одном из входов например, А=В=О;С=1), в базу транзис 35тора 4 "через один иэ диодов поступает ток 1 , Транзистор 4 включен посхеме токойого повторителя, поэтомуиэ баз транзисторов 5 - 7 будет от 40бираться по одному дискрету тока Ь,Транзистор 5 закрывается, а транзистор 7 открывается. Последнее приводит к запиранию транзистора б. В результате на выходах сумматора, установится следующая комбинация выходныхсигналов: Б=1, Р...

Номер патента: 1522214

Опубликовано: 15.11.1989

Авторы: Драенков, Изотов, Татур, Якуш

МПК: G06F 11/26, G06F 7/50

Метки: сумматор, тестопригодный

...11 Все О Все 1 Все О Все О Все 1 Все 1 Все О Все 1 Все О Все 1 Все 1 Все 1 Все О Все О Все О Все. 1 О 1 О .1 О 1 О 1 Все О Все 1 Все 1 Все О Все 1 Все О Все О Все 1 О 1 О 1 .О 1 1 О 1 О 1 О 1 ОО 1 О 1 1 1 О О О единить по цепям переноса и контроляи + 1 одноразрядный сумматор. Дополнительный разряд предназначен дляобеспечения проверки элемента МАЖОРИТАРНОСТЬ 8. Элемент МАЖОРИТАРНОСТЬ8 + входы 1и 2 выходы4 н+ и +, не задействованы, апредназначены для возможности слайсового увеличения разрядности. Выходпереноса и-разрядного сумматора4(3 ,). При разрядности и сумматора на входы 1 +1 и 2 +, подают сигналы операндов одного из разрядов,;например, -го. На чертеже указанное условие показано пунктиром. Тестовое диагностирование осуществляется...

Номер патента: 1524045

Опубликовано: 23.11.1989

Авторы: Анисимова, Земцова, Мутихина, Хлыстов, Чижухин

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четырехвходовый

...когда число единиц на входах сумматора 11 по модулю два равно одной или трем. 25На выходах 15 и 16 формируется двухразрядный код переноса. Значение младшего разряда переноса Н, определяется функцией П, АВБ 0 + АВЕЬ + АВЕО + + АВЕ 0+ АВЕЭ+ АВЙЬ.Значение второго разряда переноса П на выходе 16 равно единице, когда на входах элемента И 5 будет четыре единицы, т.е, П =АВЕЭ. 35формула изобретенияЧетырехвходовый одноразрядный сумматор, содержащий шесть элементов Исумматор по модулю два и четыре 40элемента НЕ, причем входы элементовНЕ соединены соответственно с входами первого, второго, третьего и четвертого операндов четырехвходовогоодноразрядного сумматора, входы первого элемента И соединены соответственно с входами первого, второго,третьего...

Номер патента: 1524183

Опубликовано: 23.11.1989

Авторы: Ким, Серков, Солодухин, Федоров

МПК: H03M 7/00

Метки: n-разрядного, единичного, кода, сумматор

...ш и и-ш входных шинподаются коды из логических единици нулей, причем логические "1" сгруппированы без пропусков на первыхшинах а логические О - на последВ 30них шинах,При наличии на входах ячейки 3двух логических "О" или двух логических на обоих выходах этойячейки присутствуют одинаковые соответствующие сигналы нули или единицы).Если на одном из входов ячейки 3присутствует логическая 1", а надругом входе этой же ячейки логический "О", то на первом выходе логи 1 1ческая 1, а на втором логический"О", т.е. логические , проходячерез ячейку 3, смещаются в сторонуее первого выхода. Аналогично припрохождении через преобразователии 2 кодов логические "1" группируютсяна их первых выходах, В результате навыходных шинах преобразователя...

Номер патента: 1527630

Опубликовано: 07.12.1989

Авторы: Варшавский, Гольдин, Кондратьев, Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...разряда сумматора устанавливается только после тогс), как все его входы гереходят из ицс"ртного состояния в рабочее. Притом рабочее состояние выходов пере( - (цо,.а в следующий разряд р и р провернется в следующем разряде, Переход 50г)ьхс .Сэв в и в каждсгс разряда из рабочего сос.тояния в инертное происходит после того как на всех его входах устанавливается инертное состояние. 1 Оэтому в предлагаемом сумматоре Индикация моментов окончания переход)цых процессов осуществляется по состоянию прямых и инверсных выходов ,;(ммы всех разрндсн и переноса изстаршего разряда55276изобретения Формул Комбигационцый сумматор, содержащий н каждом разряде восемнадцать МО 1-трацзисторов и четыре нагрузоч 5 ных элемента, причем затворы первого,...

Номер патента: 1531090

Опубликовано: 23.12.1989

Автор: Чижухин

МПК: G06F 7/50

Метки: многовходовый, параллельный, сумматор

...( ПП 2 Л ФП 2) Ч П 2 ЧЧ(4 П 1 ЛгП 2) = (фПП 2 ЛПП 1 ЛПП 1 Л ПП 1 Лфйч (4 ПП 2 лпп 1 лпп 1 л п 1) ч (4 Н 12 л пп 1 л пп 1 лЛ) Ч( ПП 2 Л ПП 1 Л П)Ч ( ПП 2 Л ПП 1 Л ПП 2 ЛЛ оЬ) Ч (ф ПП 2 Л ПП 1 ЛП 2) Н (4 ПП 2 ЛПП Л П 1 Л(3)чЧ (4 ПП 2 Л П 1) Ч (4 ПП 2 ЛПП 2 Л ПП 1 М) Ч (4 ПП 2 ЛЛ пп 2 Л п 1)ч (+пп 2 лпп 2 л) ч(4 пп 2 лп 2)чЧ (фпп 2 Л П 1 Л ПП 2 Лос) Ч ( ПП 2 Л П 1 Л П 2) ЧЧ (фпп 2 ЛП 1 ЛП 1 и )Ч 4 П 2 Ч (4 П 1 Л ПП 2 Лф ПП 1 Ы)ЧЧ (4 П 1 ЛОПП 2 лппЛ П 1)Ч (4 П 1 Л ПП 2 Л ПП 1 ЛЪ)чч (+П 1 л пп 2 лп 1) ч (4 п 1 л пп 2 л пп 2 м) чЧ(4 П 1 ЛПП 2 Л П 2)Ч(4 П 1 Л ПП 2 ЛП 1 Л 1)ЧЧ(4 П 1 Л Р 2)Ч(4 П 1 Л П 1 Л ПП 2 л ПП 1 ЛсС ) Чч(4 п 1 лп 1 лпп 2 лп 1) ч (4 п 1 л п 1 лп 1 л п 2)1Ч(4 П 1 Лоп 1 ЛП 1 Л П 1 Л 1 - перенос иэ четвертого разряда,...

Номер патента: 1532915

Опубликовано: 30.12.1989

Автор: Гусаков

МПК: H03M 13/53

Метки: кодов, сумматор, фибоначчи

...К. При этом сигнал ошибки Кформируется исхОдя из тогор что суммируемые коды находятся в нормальнойформе, в их нулевых разрядах должныбыть нули, а следовательно, единичный сигнал на выходе переноса двоичного сумматора 1 сигнализирует обошибке.Рассмотрим работу сумматора приодном отказе 1-го одноразрядного узла суммирования,2 В этом случае значение сигналовсоответствует табл. 5. Сигналы переносов указаныбл. 6.,г,е-с 1+3 1+2 1+1 1 для одноразрядных узлов суммиро вания, не указанных в табл. 6, сигналы переносов такие же, как для (1 + 3)-го и (1 - 3)-го блоков.В формировании суммы аЕ и де не участвуют и значения их не рассматри веются. В формировании переносов переносы. 1-го одноразрядного сумматора не участвуют, следовательно, суммаСигналы...

Номер патента: 1532916

Опубликовано: 30.12.1989

Авторы: Гриб, Ткаченко, Шапошников

МПК: G06F 7/49

Метки: накапливающий, сумматор

...сумматора на выходесумматора 2 по модулю два формируетсянулевой сигнал, который не изменяетсостояние триггера, но при этом элементом И 3 формируется единичный сиг-.5 О нал переноса из данного РазрядаСигнал суммы данного разряда с выхода триггера 1 поступает на входэлемента И 6, подключенного к входу27, "1" на котором разрешает выдачусуммы данного -го разряда сумматора.Сигнал переноса с выхода элементаИЛИ 11 через элемент 14 задержки поступает в соответствующие разрядысумматора.1532916 50 55 При работе сумматора с числами,Представленными в пакетной системесчисления, осуществляется алгоритм,представленный соотношениями (5) и (6),этом случае "1" подается на вход28, что приводит к работе элементов7 и 8, которые разрешают прохождение...

Номер патента: 1539768

Опубликовано: 30.01.1990

Авторы: Мукатин, Ткаченко

МПК: G06F 7/49

Метки: избыточной, минимальной, системы, сумматор, счисления

...и одного нулевогосигналов сигнал суммы равен единице,а сигнал переноса - нулю.При поступлении на вход сумматорасигналов переноса из (+2) или (1++3)-го разрядов сигнал суммы данногоразряда равен. единице, а сигнал переноса при этом равен нулю.При поступлении на вход первогоразряда сумматора двух еДиничных разрядов сигнал суммы этого разряда равен нулю, а сигнал переноса во второйразряд равен единице.При поступлении на вход первогоразряда единичного сигнала слагаемого и одного нулевого сигнал суммыданного разряда равен единице, асигнал переноса во второй разряд приэтом не возникает,При поступлении на вход первогоразряда сигнала переноса из четвертого разряда сигнал суммы данного разряда равен единице, а сигнал переноса равен нулю.При...

Номер патента: 1539992

Опубликовано: 30.01.1990

Авторы: Брайцара, Ерохин

МПК: H03K 19/091

Метки: инжекционный, сумматор

...п-р-и-транзисторов 12и 20, Аналогично, если сумма операн"дов, поступивших на входные шины 855и 9,=С+П 431, то откРыт и-Р-итранзистор 21 и шунтирует базы и-р-итранэисторов 13 и 22. Если сумма входных операндов, поступивших навходные шины 6 и 7, ), 41 , -р-итранзистор 19 закрыт и от базы п-р-итранзистора 14 п-р-и-транзистором 12отводится ток, равный 41 р. При этомв базу и-р-и-транзистора 20 инжектором задается ток Р =1 , а его коллектором такой же по велйцине ток отводится из Ьазы р-и-р-транзистора 24,Если сумма входных операндов, поступивших на входные шины 8 и 9, Е ==С+0 ъ 41, то и-р-и-транзистор 21закрыт и от базы и-р-п-транзистора 14и-р-п-транзистором 13 отводится ток,равный 41, При этом в базу и-р-итранзистора 23 инжектором...

Номер патента: 1541595

Опубликовано: 07.02.1990

Авторы: Животовский, Мамедов

МПК: G06F 7/49

Метки: конвейерный, сумматор

...суммирующих ячеек 5,1-5,8 аналогично описанному в первом этапе суммирования.По третьему тактовому сигналу на суммирующих ячейках 5.1-5.8 начинается третий этап суммирования, При этом содержимое тактируемого элемента 9.1 памяти переписывается в элемент 9.2 памяти. По окончании третьего этапа суммирования на соответст вующих выходах суммирующих ячеек 5,1- 5.8 появляются значения третьей промежуточной суммы и кода переноса (пункты 7 и 8). Значения разрядов промежуточной суммы с выходов суммирующих ячеек 5.1-5.8 поступают на первые входы соответствующих суммирующих ячеек 6.1-6.8, Значения разрядов кода переноса с выходов суммирующих ячеек 5.1-5.8 поступают на вторые и третьи входы соответствующих суммирующих ячеек 6.1-6.8 аналогично...

Номер патента: 1543399

Опубликовано: 15.02.1990

Авторы: Варшавский, Кондратьев, Кравченко, Цирлин

МПК: G06F 7/50

Метки: комбинационный, сумматор

...20 25 и 27, значение "0" на входе элемента НЕ 36 будет сохраняться до тех пор, пока все входы сумматора не возвратятся в инертное состояние.Таким образом, рабочее состояние выходов з и з каждого разряда. устанавливается только после того, как все его входы перейдут из инертного состояния в рабочее. При этом рабочее состояние выходов переноса в следуютщий разряд р и р проверяется в следующем разряде, Так как переход выходов з и з каждого разряда в инертное состояние происходит только после того, как на всех его входах установится инертное состояние, сигналы с выходов з и з могут использоваться в качестве сигналов завершения переходных процессов в сумматоре,Формула изоб ретен ияКомбинационный сумматор, содержащий в каждом разряде...