Накапливающий сумматор

(54) НА (57) Из лительн и может лельног етен техн госудю ственный номитет сссР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ ВТОРСКОМУ СНИДЕТЕЛЬСТ(21) 3950043/2 (22) 02.09.85 (46) 23.06.87. (72) А,В.Ткаче (53) 681.325.5 (56) Авторское У 577528, кл.Авторское с У 1278835, кл. Бюл. В 23ко и"В.В,Дудкин (088.8)свидетельство СССР06 Г 7/49, 1977.идетельство СССР С 06 Р 7/49, 27.05.85. АЮП 1 ИЙ СУММАТОРе относится к вычиске и передаче данных польэовано для паралования многоразрядых двоичных чисел. Цель изобретеия - упрощение устройства. Накапливающий сумматор содержит триггер 1, восемь элементов И 2,3,4,18,19,20, 26,30, шесть элементов ИЛИ 5,6,21, 23,24,25, элемент задержки 7, два сумматора по модулю два 8,22, Предлагаемый сумматор может быть использован для построения вычислительных систем, адаптивных по помехоустойчивости и классу решаемых задач. Использование данного сумматора позволит уменьшить аппаратурные затраты, необходимые ранее для обнаружения и коррекции ошибок. 1 ил., 2 табл.Изобретение относится к вычислительной технике и может быть использовано для параллельного суммирования многоразрядных двоичных чисел. 5Цель изобретения - упрощение сумматораНа чертеже представлена функциональная схема накапливающего сумматора.10Накапливающий сумматор содержит триггер 1, три элемента И 2-4, два элемента ИЛИ 5 и б, элемент 7 задержки, первый сумматор по модулю два 8, входы 9 и 10 соответствующих разрядов первого и второго слагаемых, вход 11 переноса из (1-1)-го разряда, вход 12 переноса из (д+2)-го разряда сумматора, выход 13 суммы данного разряда сумматора, выход 14 переноса в .(+1)-й разряд сумматора, выход 15 переноса в (1-2)-й разряд сумматора, вход 1 б сброса сумматора, вход 17 разрешения сложения в Фибоначчиевой системе счисления, три элемента И 18-20,элемент ИЛИ 21, второй сумматор по модулю два 22, три элемента ИЛИ 23-25, элемент И 26, вход 27 переноса из (+5)-го разряда, вход 28 переноса из (1+3)-го разряда сумматора, вход 29 разрешения . сложения в минимальной системе счис-, ления, элемент И 30, выход 31 переноса в (1-3)-й разряд сумматора, выход 32 переноса в (-5)-й разряд 35 сумматора.Любое натуральное. число А в минимальной системе счисления представляется в виде многочлена:40нА= . а,у, где а, 60,10 при (0 д)= 1 при 0 з.1 (1) 4(1-2)+(1-3) при Й 1.50Значение(и+1) является мощностью и-разрядного минимального кода.Предлагаемый способ сложения основан на соотношенииЧИ)+Ч=(+1)+Ч( 3)+(. 5) (2) вытекающемиз рекуррентного соотношения (1), следовательно, правилосложения представляется следующим вы.ражением: 0+0=00+1=11+0=11+1=1000101(3) Этой особенностью вызвана необходимость введения в сумматор устройства, способного реализовать функции в соответствии с табл.1,Учитывая, что в минимальной системе счисления минимальная формапредставления чисел предполагает наличие после каждой единицы не менеечетырех нулей, можно заметить, чтосигналы переносов в (1+1)-й, (х)-йразряды осуществляются беспрепятственно, возможное наличие единицы в(-5)-м разряде приводит к необходимости появления промежуточных суммв ряде случаев,Следовательно, алгоритм сложениячисел, представленных в минимальнойсистеме счисления, имеет следующийвид."1, Образование промежуточной суммы и сигнала переноса.2. Суммирование промежуточной суммы и сигнала переноса.3. Повторение пунктов 1 и 2 дотех пор, пока промежуточная суммане станет эквивалентна окончательной, о чем будет свидетельствоватьнулевой сигнал переноса.Особенностью предлагаемого спосо"ба сложения является поступлениепереносов в -й разряд из (д)-го,И+3)-го, (х+5)-го разрядов сумматора при использовании накапливающеготипа суммирования. Сигналы переносаиз указанных разрядов участвуют какв формировании суммы данного разряда,так и в выработке сигнала переносаиз 1-го разрядаКонкретно при поступлении двухнулевых и одного единичного сигналовсигнал, участвующий в формированиисуммы, равен 1, а сигнал переноса -О. При единичных и одном нулевом сигналах переноса сигнал, участвующийв процессе суммирования (Я),равен О,а сигнал переноса (Р) равен 1; приналичии всех единичных сигналов переноса и сигнал переноса из данногоразряда и сигнал, участвующий в формировании суммы, равны 1, что описано в табл.1.Сумматор работает следующим образом.При сложении чисел, представленных в традиционной системе счисления, на первой и второй управляющих 5 шинах присутствует логический ноль.При этих условиях сумматор осуществляет следующий алгоритм сложения:41(0+4 (д) =Чй+1) .10Следовательно, сумматор подключен к входной шине переноса из (-1)-го разряда, выходным шинам суммы данного разряда и переноса в (х+1)-й разряд. Разряды слагаемых подаются на вход элемента ИЛИ 5, с выхода которого результат подается на счетный вход триггера 1 и вход элемента И 3, результат суммирования поступает на вход суммы данного разряда, а также на вход элемента И 3, формирующего перенос из данного разряда, поступающий на вход элемента ИЛИ 6, затем на элемент 7 задержки и на вход переноса в (+1)-й разряд.Сигнал переноса в рассматриваемый разряд поступает на входную шину переноса из (-1)го разряда, подается на вход сумматора по модулю два 8, без изменений проходит сумматор по модулю два 22 и поступает на вход элемента ИЛИ 5.Сигнал переноса в данный разряд участвует только в процессе сложения, из него может быть сформирован сиг-. 35 нал переноса из данного разряда.При работе с числами, представлен-ными в Фибоначчиевой системе счисления, логическая единица подается на первую управляющую шину, Разряд сум матора подключается к входным шинам переноса из (д)-го, (х+2)-го разрядов и входным шинам переноса в 0+1)-й, (1-2)-й разряды, а также шине входа суммы данного разряда, 45 Следовательно, сумматор выполняет следующий алгоритм. сложения:С+с =(1+1)+ф 1-2)и как видно, оперирует со следующими50 сигналами: входными сигналами переносов, разрядами слагаемых.Наличие двух сигналов переноса в данный разряд приводит к необходимости получения из них сигнала, уча 55 ствующего в сложении, и сигнала переноса из .данного разряда, что поясняется в табл.2. Сигналы переноса поступают: сигнал переноса из (д+2)-го разряда на вход элемента И 20, через элемент ИЛИ 21 на вход сумматора по модулю два 8, сигнал переноса из (-1)-го разряда на другой вход сумматора по модулю два 8, который и осуществляет работу в соответствии со столбцом Б табл,2, а также на входы элементов ИЛИ 24 и 25 и элементов ИЛИ 23 и 24 соответственно. Элементы ИЛИ 23-25, элементы И 2 и 26 образуют устройства, формирующие сигнал переноса в соответствии со столбцом Р табл.2. Сигнал переноса с выхода элемента И 2 поступает на вход элемента ИЛИ 6, после которого поступает на элемент 7 задержки и далее на вход элемента И 4, а также выход переноса в (д+1)-й разряд, после элемента И 4 сигнал переноса выдается в (.-2)-й разряд сумматора. Сложение разрядов слагаемых осуществляется так же, как и в традиционной системе счисления.При работе сумматора с числами, представленными в двоичной системе счисления, осуществляется алгоритм сложения, представленный соотношением (2) .Разряд сумматора подключен наличием логической единицы на второй управляющей шине к входным шинам переноса из (1-1)-го, (+5)-го разрядов, выходным шинам суммы данного разряда, переносов в (+1)-й,(х)-й, 1(-5)-й разряды.Работа устройства с учетом трех сигналов переноса поясняется табл.1.Разряды слагаемых поступают на входы элемента ИЛИ 5, на третий вход которого подается сигнал, участвующий в процессе сложения, с выхода сумматора по модулю два 22, сформированный из входных сигналов переноса в соответствии со столбцом,Я табл.1, с выхода элемента ИЛИ 5 - на вход триггера 1, где происходит суммирование разрядов слагаемых. Результат суммирования выдается на выход 15. Элемент И 3 формирует сигнал переноса из разрядов слагаемых и сигнала, поступающего с выхода сумматора по модулю два 22, и выдает его на вход элемента ИЛИ 6, который учитывает также и сигнал переноса, сформированный элементами ИЛИ 23-25, элементами И 2 и 26 из входных сигналов переноса. С выхода элемента1319023 Таблица 1 Входные сигналы переноса О О О О О 1 О 1 1 1 1 ИЛИ б сигнал поступает на вход элемента 7 задержки. Элемент И 30 разрешает вьдачу сигналов переноса в(д)-й, (х)-й разряды сумматора,По шине 13 вьдается значение суммыданного разряда, по шине 14 - сигнала переноса в (+1)-й разряд,Формула изобретения Накапливающий сумматор, содержащий в каждом д-м (х=1п, и - разрядность операндов) разряде триггер, восемь элементов И, шесть элементов ИЛИ, элемент задержки и два сумматора по модулю два, причем первый и второй входы первого элемента ИЛИ соединены соответственно с входами первого и второго слагаемых данного разряда сумматора, вход разрешения сложения в минимальной системе счисления сумматора соединен с первыми входами первого и второго элементов И, выход первого элемента И соединен с первыми входами первого сумматора по модулю два, второго и третьего элементов ИЛИ, выход второго элемента И соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с входами второго сумматора по модулю два и пятого элемента ИЛИ и вторым входом третьего элемента ИЛИ, выход которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом второго элемента ИЛИ, второй вход которого соединен с вторым входом пятого элемента ИЛИ, выход которого соединен с первым входом четвертого элемента И, второй вход которого соединен с выходом пятого элемента ИЛИ, выход второго сумматора по модулю два соединен с вторым входом первого сумматора по модулю два, выход которого соединен с третьим входом первого элемента ИЛИ, выход которого соединен со счетным входом триггера и первым входом пятого элемен та И, второй вход которого соединенс выходом триггера, выход пятого элемента И соединен с первым входом шестого элемента ИЛИ, второй вход которого соединен с выходом четвертого 10 элемента И, выход шестого элементаИЛИ через элемент задержки соединен с первыми входами шестого и седьмого элементов И, второй вход седьмого элемента И соединен с входом разреше ния сложения в минимальной .системе счисления сумматора, вход разрешениясложения в Фибоначчиевой системесчисления сумматора соединен с вторым входом шестого элемента И и пер вым входом восьмого элемента И, выход которого соединен с вторым входомчетвертого элемента ИЛИ, выход седьмого элемента И соединен с выходомпереноса в (-3)-й разряд сумматора, 25 вход сброса триггера соединен с входом сброса сумматора, о т л и ч а -ю щ и й с я тем, что, с целью упрощения сумматора, вход переноса из(х)-го разряда сумматора соединен 30 с вторыми входами второго сумматорапо модулю два и вторым входом второго элемента ИЛИ, входы переноса из(+5)-го, (1+3)-го и (+2)-го разрядов сумматора соединены соответствен но с вторыми входами первого, второгои восьмого элементов И, выход триггерасоединен с выходом суммы данного разряда сумматора, первый вход седьмогоэлемента И, выход седьмого элемента 40 И и выход шестого элемента И соединены соответственно с выходами переноса в (д+1) -й, Ы) -й и (д) -йразряды сумматора.1319023 Таблица 2 Входные сигналы переноса Я Р Составитель. М.ЕсенинаТехред М.Ходанич Редактор А.Ворович Корректор М,Демчик Заказ 2513/43 Тираа 672 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5