Устройство для обнаружения и исправления ошибок в блоках вычислительной машины
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК ае а ЗС 50 С 06 Р 11/08 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙописдние изоьретЕНилК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) 1. ТЬе ТТЬ Эата Воок Еог ЭевЦп Еп 8 пцгв. Каталог фирмы Техав 1 пвСгцшепв (США) 18 ВБ 0-904047-27-Х, БИС БЯ 541.8630, 1980.2. Авторское свидетельство СССР Ф 840912, кл. С 06 Р 11/08, 1979 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯИ ИСПРАВЛЕНИЯ ОШИБОК В БЛОКАХ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ, содержащее входнойи выходной регистры, формировательсиндрома ошибки, дешифратор, блоккоррекции информации и схему сравнения, причем вход сообщения устройства соединен с первой и второй группами информационных входов входногорегистра, выходы которого соединенысоответственно с информационнымивходами блока коррекции информации,выходы формирователя синдрома ошибки соединены с входами схемы сравнения и входами дешифратора, выходы которого соединены с адресным входомблока коррекции информации, выходыкоторого соединены соответственно синформационными выходами выходного ре.гистра, выходы которого являются первой группой информационных выходовустройства, о т л и ч а ю щ е е с ятем, что, с целью повьппения достоверности контроля,при одновременномсокращении оборудования и новьппениибыстродействия, в него введены триггер ошибки коррекции, триггер признака одиночной ошибки, триггер признака двойной ошибки, элемент И, элемент ИЛИ и элемент НЕ, причем первая группа входов формирователя синдрома ошибки соединена соответственно с первой группой выходов входного и выходного регистров, вторая группа входов формирователя синдрома ошибки соединена соответственно с второй группой выходов входного и выходного регистров, выходы формирователя синдрома ошибки соединены с входами элемента ИЛИ, выход которого соединен с первым входом элемента И и информационным входом коррекции, выход схемы сравнения соединен с информационным Е входом триггера признака одиночной ошибки и с входом элемента НЕ, выход ,которого соединен с вторым входом элемента И, выход элемента И соединен с информационным входом триггера Я признака двойной ошибки, прямые выходы триггеров ошибки коррекции, приз- ьва нака одиночной ошибки и признака р двойной ошибки образуют контрольный выход устройства, вход сброса устройства соединен с входом установки в ноль первой группы информационных входов входного регистра, первый вход разрешения устройства соединен с входом считывания первой и второй групп выходов входного регистра, второй вход разрешения устройства соединен с входом считывания первой и второй групп выходов выходного регыстра, выходы входного регистра и формирователя синдрома ошибки образуют вторую группу информационных выходов устройства, тактовый вход триггера ошибки коррекции является синхровходом признака ошибки устройства.35 Изобретение относится к вычислительной технике и может быть использовано для обнаружения и исправления ошибок в тракте приема - передачи дискретных данных, например,5 при считывании данных из оперативной памяти в процессор вычислительной машины или записи данных из процессора в оперативную память.0Известно устройство для обнаружения и исправления ошибок, содержащее входной регистр с прямым выходом, формирователь синдрома. ошибки, дешифратор ошибок, корректор информа-; ции 113Недостатком известного устройства является низкая степень достоверности передачи данных ввиду отсутствия контроля работы оборудования устрой- ства.20Наиболее близким к предлагаемому техническим решением является устрой. ство для обнаружения и исправления ошибок в блоках вычислительной маши 25 ны, содержащее входной регистр, уп-. равляющий вход которого является первым управляющим входом устройства, контрольный вход - контрольным входом устройства, а выход подключен к информационному входу блока коррекции информации, адресный вход которого соединен с выходом дешифратора, а выход - с информационным входом выходного регистра, управляющий вход которого является вторым управляющим входом устройства, а первый выход - информационным выходом устройства, первый формирователь синдрома ошибки, выход синдрома которого подключен к первому входу первой схемы 40 сравнения, выход которой является первым выходом ошибки устройства, блок коррекции четности, вход коррек ции которого подключен к выходу корректируемой ошибки дешифратора, вто рую схему сравнения, блок контроля дешифратора, формирователь контрольного кода по четности скорректированной информации и второй формирова-:. тель синдрома ошибки, выход которо го соединен с вторым входом первой схемы сравнения, а вход - с выходом входного регистра и входом первого формирователя синдрома ошибки, выход контроля по четности которого 55 подключен к входу контроля по четности блока коррекции четности, а выход синдрома - к входу дешифратора и к входу синдрома блока контроля дешифратора, входы корректируемойошибки, некорректируемой ошибки и неразрешенных комбинаций которогосоединены с выходами корректируемой ошибки, некорректируемой ошибки и неразрешенных комбинаций дешифратора соответственно, а выход является вторым выходом ошибки устройст-.ва, выход блока коррекции четности подключен к первому входу второй схемы сравнения, второй вход которой соединен с выходом формирователя контрольного кода по четности скорректированной информации, вход которого подключен к второму выходу1 выходного регистра, а выход является выходом контрольных разрядов по четности устройства, выход второй схемы сравнения является третьим вы; ходом ошибки устройства, тактовый вход триггера ошибки коррекции является синхровходом признака ошиб-.ки устройства 121.Однако объем контрольного обору дования очень высок при низкой степени его эффективности. Схемы контроля по четности позволяют обнаружить только одну ошибку в блоке коррекции информации либо в выходном регистре. Двойная ошибка в этих узлах известного устройства либо одновременная одиночная в каждом из них не может быть обнаружена. Дешифратор устройства сложен и требует для построения много оборудования, При дешифрации синдромного кода приходится декодировать все разрешенные ком" бинации, некорректируемые,. а также недопустимые комбинации и формирователь признака указанных комбинаций, что приводит к незначительной временной задержке результатов контрольных проверок. Кроме того, функциональные возможности известного устройства ограничены (нельзя применить в тракте передачи информации, так как оно не может присваивать передаваемой информации контрольный код).Цель изобретения - повышение достоверности контроля передачи информации при одновременном сокращен нии оборудования и повышении быстродействия.Поставленная цель достигается тем, что в устройство для обнаружения и исправления ошибок в блоках вычислительной машины, содержащеевходной и выходной регистры, формирователь синдрома ошибки, дешифратор, блок коррекции информации и схему сравнения, причем вход сообщения устройства соединен соответственно с первой и второй группами информационных входов входного регистра, выходы которого соединены соответственно с информационными входами бло 10 ка коррекции информации, выходы формирователя синдрома ошибки соединены с входами схемы сравнения и входами дешифратора, выходы которого соединены с адресным входом блока кор 15 рекции, выходы которого соединены соответственно с информационными входами выходного регистра, выходы которого являются первой группой информационных выходов устройства, введены20 триггер ошибки коррекции, триггер признака одиночной ошибки, триггер признака двойной ошибки, элемент И, элемент ИЛИ и элемент НЕ, причем первая группа входов формирователя25 синдрома ошибки соединена соответственно с первой группой выходов входного и выходного регистров, вторая группа входов формирователя синдрома ошибки соединена соответственно с второй группой выходов входного и вы 30 ходного регистров, выходы формирователя синдрома ошибки соединены с входами элемента ИЛИ, выход которо.го соединен с первым входом элемента И и информационным входом триггера ошибки коррекции, выход схемы сравнения соединен с информационным . входом триггера признака одиночной ошибки и с входом элемента НЕ, выход которого соединен с вторым входом элемента И, выход элемента И соединен с информационным входом триггера признака двойной ошибки, прямые выходы триггеров ошибки коррекции, признака одиночной ошибки и признака двойной ошибки образуют контрольный выход устройства, вход сброса устройства соединен с входом установки в ноль первой группы информационных входов входного регистра, первый вход разрешения устройства соединен с входом считывания первой и второй групп выходов входного регистра, второй вход разрешения устройства соединен с входом считывания пер- ф 55 вай и второй групп выходов выходно- о регистра, выходы входного регистра и формирователя синдрома ошибки образуют вторую группу информационных выходов устройства, тактовый вход триггера ошибки коррекции является синхровходом признака ошибки устройства.На фиг. 1 представлена блок-схема устройства; на фиг. 2 - матрица формирования синдрома ошибки; на фиг.3- матрица формирования контрольного кода Хэмминга.Устройство содержит входной регистр 1, формирователь 2 синдрома ошибки, дешифратор 3, блок 4 коррек-. ции информации, выходнойрегистр 5, элемент ИЛИ 6, схему 7 сравнения, элемент НЕ 8, элемент И 9, триггер 1 О ошибки коррекции, триггер 11 признака двойной ошибки, триггер 12 признака одиночной ошибки, вход 13 сброса, вход 14 сообщения, входы 15 и 16 разрешения, контрольный вйход , группы 18 и 19 информационных выходов. На первую группу 20 информа-. ционных входов входного регистра 1 поступает контрольная часть сообщения а на вторую группу 21 - информационная часть. Выходной регистр также разделен на две части: контрольную 22 и информационную 23. Входной и выходной регистры состоят из 3-триггеров с прямыми и тристабильными выходами. При этом выходы 24 входного регистра образованы прямыми выходами триггеров, а первые груп" пы 25, 26 и вторые группы 27, 28 выходов соответственно входного и вы-;. ходного регистров их тристабильными выходами. Вход 29 устройства является синхровходом признака ошибки,Блок 4 коррекции информации представляет собой я (по числу разрядов сообщения) двухвходовых элементов, реализующих функцию суммы по моду. - лю 2.В основу построения формирователя 2 синдрома ошибки положена симмет" ричная матрица модифицированного кода Хемминга, состоящая из элементов, реализующих функцию ИСКЛЮЧАЮЩЕЕ ИЛИ,Выходы формирователя 2 синдрома ошибки совместно с прямыми выхо. дами 24 входного регистра 1 составляющие вторую группу информационных выходов устройства являются его выходом в тракт записи. Прямые выходы выходного регистра 5, составляющие первую группу информационныхСиндромный код поступает на вход дешифратора 3, который декодирует его, активизируя на своем выходе сигнал ошибки. Сигнал ошибки определяет ошибочный бит и инвертирует его посредством блока 4 коррекции информации, связанного с каждым битом через прямой выход 24 входного регистра 1. Скорректированная информация записывается в выходной регистр 5, Одновременно с записью в выходной регистр по одному синхросигналу 12 происходит запись в триггеры 12 и 11 признаков одиночной и двойной ошибки соответственно. Признак одиночной 45 50 выходов устройства, являются выходом скорректированной информации.Управляющие сигналы на входах 13, 15 и 16 устройства 5, 12 и 13 формируются устройством, входящим в 5 состав ЭВМ, использующим устройство для обнаружения и исправления ошибок, Например, при чтении (записи данных из) в оперативной памяти указанные сигналы формируются устройством управления оперативной памяти 15 и 16 при выполнении команды "Чтение" 15 и "Запись".16.Устройство работает следующим образом.Передаваемое информационное сообщение (например, 16 бит) с сопровождающим его кодом Хемминга (например, 16 бит) поступает на вход 14 сообщения устройства и записывается во вход- ной регистр. На первом входе 15 разрешения имеется сигнал, разрешающий трансляцию записанной информации через тристабильные выходы 25 и 27 входного регистра на входы формирователя 2 синдрома ошибки. Причем каждый столбец матрицы (локатор ошибки)имеет нечетный вес, т. е. содержит нечетное число единиц. Синдром совпадает с кодом столбца позиции, в которой произошла ошибка, если она только одна, или с двоичной вектор" ной суммой столбцов, если ошибок несколько. Необходимо отметить, что векторное сложение любого четного 35 числа векторов нечетного веса дает вектор с четным весом, включая вектор с весом О. Обнаружение двойной ошибки выполняется анализом суммы по модулю 2 всех синдромных битов. Чет ное число активизированных синдромных битов свидетельствует о четном числе ошибок в сообщении. ошибки - нечетное число активизиро" ванных синдромов - определяется логическим элементом ИСКЛЮЧАЮЩЕЕ ИЛИ 7, Признак двойной ошибки - функция "И" 1 наличие хотя бы одного активизированного синдрома (элемент ИЛИ 6) и признака четного количества активизи" рованных синдромов (инверсия выхода логического элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 7).Одновременно с записью скорректированного сообщения в выходной ре" гистр 5 воздействием на входы разрешения 15 и 16 соответственно отключаются стабильные выходы 25 и 27 входного регистра 1 от входов формирователя 2 синдрома ошибки и подключаются тристабильные выходы 26 и 28 выходного регистра 5. Тристабильные выходы 28 информационной части 23 выходного регистра подключены к входу формирователя 2 синдрома со сдвигом на байт, т. е. физически соединены тристабильные выходы старщего байта входного регистра 1 с тристабильными выходами младшего байта выходного регистра 5, а тристабильные выходы младшего байта входного регист ра - с тристабильными выходами стар" щего байта выходного регистра. Тристабильные выходы контрольных битов входного регистра С 5 - СО соединены с тристабильными выходами СО - С 5 выходного регистра соответственно.1Таким образом, оборудование формирователя 2 синдрома ошибки, задействованное для генерации синдрома кода 85 - ВО при подаче информации с входного регистра, генерирует соответственно синдромный код БО - 85 при подаче сообщения с выходного регистра 5, что позволяет эффективно контролировать оборудование устройства. Если коррекция сообщения произведена правильно и нет ошибок оборудования, то контрольный код Хемминга в блоке 2 должен соответствовать информационной части сообщения в блоке 3 выходного регистра 1 и, следовательно, контрольный просчет синдрома не должен выявить ни одного активизированного синдромного бита на выходе формирователя синдрома ошибки. В противном случае будет активизирован выход элемента ИЛИ 6 и установлен в "1" триггер 10 ошибки коррекции синхросигналов, поступающим но входу 29 устройства. Поскольку в контроле оборудования аппаратуры устройсТва задействован механизм кода Хемминга, то контроль позволяет . эффективно обнаружить двойные ошибки оборудования. При работе предлагаемо го устройства в тракте записи данных, (например из процессора в оперативную память, информационная часть . сообщения записывается во входной регистр 1. ЮСигнал, поступающий по входу 13 сброса, сбрасывает триггеры контрольной части сообщения входного регистра, На входе 15 разрешения имеется сигнал, разрешающий трансляцию запи санной во входной регистр информации через его тристабильные выходы на входы формирователя 2 синдрома ошибки, который в этом случае выпол" няет функции генератора контрольного 20 кода Хэмминга. Контрольные биты кода Хэмминга С 5 и СО являются функцией суммы по модулю 2, а С 4 - С 1 - инверсией суммы по модулю 2 информационных битов, отмеченных знаком "1". 25 Это сделано для выявления ошибок . входной информации типа "все нули" и "все единицы" в тракте приема -передачи данныхИнформация в трактзаписи, сопровождаемая выработаннымкодом Хемминга, снимается с выхода 19устройства. При работе устройства втракте записи прием в выходной регистр 5 и триггеры 11 и 12 не происходит, так как блокирована .синхронизация приема в указанные регистри триггеры. Синхронизация их являет-.ся, например, функцией конъюнкциикоманды Чтение" и синхросигналапри использовании устройства дляконтроля оперативной памяти. Таким образом, устройство позволяет повысить достоверность контроля передачи данных, так как обеспечивает выявление двойных ошибок блока коррекции информации и выходного регистра, а также выявление ошибки входной информации типа "все нули" и "все единицы", при одновременном снижении объема контрольного оборудования и повышении быстродействия, Кроме того, расширены его функциональные возможности: может применяться как в тракте записи, так и чтения информации."Патент", г. Ужгород, ул.Проектн Филиал Заказ 6311(39Тираж ВНИИПИ Государстве по делам изобре 113035, Москва, Ж698 Подпого комитета СССРний и открытийРаушская наб.,д.4/
СмотретьЗаявка
3527932, 27.12.1982
ПРЕДПРИЯТИЕ ПЯ А-7638
ПОВАЛЯЕВ ЭДУАРД ИВАНОВИЧ, НОВОЖИЛОВ АЛЕКСАНДР СЕРГЕЕВИЧ, МАРКИН АЛЕКСАНДР ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G06F 11/08
Метки: блоках, вычислительной, исправления, обнаружения, ошибок
Опубликовано: 30.08.1984
Код ссылки
<a href="https://patents.su/6-1111169-ustrojjstvo-dlya-obnaruzheniya-i-ispravleniya-oshibok-v-blokakh-vychislitelnojj-mashiny.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для обнаружения и исправления ошибок в блоках вычислительной машины</a>
Предыдущий патент: Устройство для формирования и регистрации сигналов неисправности
Следующий патент: Сумматор в системе остаточных классов
Случайный патент: 416904