Устройство для анализа распределения ошибок в кодовой комбинации

СО 1 ОЭ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК ЗСЮ Н 04 В 3 46 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЬ 1 ТИЙ ОПИСАНИЕ И К АВТОРСКОМУ СВИДЕ(71) Куйбьппевский электротехнический институт связи(56) 1, Балтер и др. Измерительные приборы для телеграфии и передачи данных. М., "Связь", 1980, с.34-39.2. Авторское свидетельство СССР У 422111, кл, Н 04 В 3/46, 1972 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ АНАЛИЗА РАСПРЕДЕЛЕНИЯ ОШИБОК В КОДОВОЙ КОМБИНАЦИИ, содержащее блок согласования, вйход которого подключен к первому входу блока сравнениявторой вход которого соединен с выходом датчика испытательного текста, прямые выходы разрядов которого подключены к первым информационным входам дешифратора кодовых комбинаций, управляющий вход которого соединен с выходом блока сравнения, и счетчики, о т л и ч а - ю щ е е с я тем, что, с целью повышения точности анализа, в него введены линия задержки, регистр сдвига, две группы многовходовык. коммутато-, ров, буферный регистр, формирователь управляющих сигналов, дешифратор ошибочных комбинаций, двухвходовые элементы совпадения И, многовходовый элемент И,-НЕ, при этом выход датчика . испытательного текста подключен к первому входу блока синхронизации и квходу буферного регистра, выходы разрядов которого подключены к вторым информационным входам дешифратора 80128401 А кодовых комбинаций, выходы которого подключены к соответствующим входам первой группы многовходовых коммутаторов, управляющие входы которых соединены с соответствующими выходами Формирователя управляющих сигналов, вход которого соединен с управляющим входом регистра сдвига, с тактовым входом устройства для анализа распределения ошибок в кодовой комбинации, с первым входом линии задержки и е тактовым входом датчика испытательного текста, установочный вход которого соединен с выходом многовходового элемента И-НЕ, входы которого соединены с инверсными выходами разрядове датчика испытательного текста, при этом выход блока сравнения подключен к информационному входу регистра сдвига и к управляющему входу дешифратора ошибочных комбинаций, выходы которого подключены к соответствующим входам второй группы многовходо- вых коммутаторов, управляющие входы которых соединены с соответствующими выходами формирователя управляющихсигналов, а выходы всех многовходо- вых коммутаторов соединены с первыми4 Ь входамн соответствующих двухвходовых ( элементов совпадения И, вторые. входы в которых соединены с соответствуюп 1 ими выходами первой группы многовхо-довых коммутаторов, а выходы подключены к счетчикам, при этом выход линии задержки подключен к управляю щему входу блока,.согласования, второй выход которого подключен к второму входу блока синхронизации, выход которого сЪединен с вторым входом линии зацержки.рядов которого подключены к первыминформационным входам дешифратора кодовых комбинаций, управляющий вход которого соединен с выходом блокасравнения, и счетчики, введены линиязадержки, регистр сдвига, две группымноговходовых коммутаторов, буферный регистр, формирователь управляющихсигналов, дешифратор ошибочных .комбинаций, двухвходовые элементы совпадения И, многовходовый элемент И-НЕ,при этом выход датчика испытательного текста подключен к первому входу блока синхронизации и к входу буферного. регистра, выходы разрядов которогоподключены к вторым информационнымвходам дешифратора кодовых комбинаций, выходы которого подключены ксоответствующимвходам первой группы многовходовыхкоммутаторов, управляющие входы которых соединены с соот-. ветствующими выходами формирователя управляющих сигналов, вход которого соединен с управляющим входом регистра сдвига, с тактовым входом устройства для анализа распределения ошибок в кодовой комбинации, с первым входом линии задержки и с тактовым вхоцомдатчика испытательного. текста, установочный вход которого. соединен с выходом многовходового элемента И-НЕ,входы которого соединены с инверсными выходами разрядов датчика испытательного текста, при этом выход блока сравнения подключен к информационному входу регистра сдвига и к управляющему входу дешифратора ошибочных комбинаций, выходы которого подключены к соответствующим входам второй группы многовходовых коммута" торов, управляющие входы которых соединены с соответствующими выходами формирователя управляющих сигналов,а выходы всех многовходовых коммута-,торов соединены с первыми входами соответствующих двухвходовых элементовсовпадения И, вторые входы которыхсоединены с соответствующими выхо,";. дами первой группы многовходовых коммутаторов, а выходы подключены к счетчикам, при этом выход линии задержки подключен к управляющему входу блока согласования, второй выход которого подключен к второму входу блока синхронизации, выход которого соединен с вторым входом линии задерзки. На чертеже представлена структур ная электрическая схема устройства1 1128401 2Устройство относится к техникеизмерений и контроля каналов связипри передаче бинарной информациипри разработке, наладке и испытаниях устройств обработки дискретнойИнформации сиспользованием обратнойсвязипо решению.Известно устройство выявленияошибок, содержащее соединенные соответствующим образом .между собой генератор псевдослучайной последовательности, блок сравнения, блок синхронизации и блок индикации ошибочной комбинации 1 3.Недостатком известного устройстваявляется малое быстродействие, поскольку оно. блокируется при каждойошибке, Это устройство, кроме того,не позволяет обнаружить ошибки, возникающие из-за межсимвольной интер- щ 0ференции принятых ранее посылок иоказывающих влияние на анализируемуюпосыпку.Наиболее близким к предлагаемомупо технической сущностии достигаемо- р 5му результату является устройство дляанализа распределения ошибок в кодовой комбинации, содержащее блок согласования, выход которого подключенк первому входу блока сравнения,/второй вход которого соединен с выходом датчика испытательного текста,прямые выходы разрядов которогонодключены к первым информационнымвходам дешифратора кодовых комбина 35ций, управляющий вход которого сое-,. динен с выходом блока сравнения, исчетчики 2.Однако известное устройство анализирует межсимвольную интерференцию40только от предыдущей посылки и неучитывает межсимвольную интерференциюот более ранних посылок, энергия которйх присутствует в интервале анализируемой посылки.Цель изобретения - повышение точ 45ности. анализа распределения ошибок,появляющихся при работе по каналамс межсимвольной интерференцией при"емников, использующих "обратнуюсвязь по решению"50Поставленная цель достигается тем,что в устройство для анализа распределения ошибок в кодовой комбинации,содержащее блок согласования, выходкоторого подключен к первом входу 55блока сравнения, второй вход которо, го соединен с выходом датчика испыта"тельного текста, прямые выходы раз311284для анализа распределения ошибок вкодовой комбинации,Устройство для анализа распреде.ления ошибок в кодовой комбинациисодержит блок 1 согласования., блок 25сравнения, линию 3 задержки, блок4 синхронизации, датчик 5 испытательного текста, буферный регистр 6, многовходовый элемент И-НЕ 7, регистр 8сдвига, дешифратор 9 ошибочнах комбинаций, формирователь 10 управляющихсигналов, дешифратор 11 кодовых комбинаций, многовходовые,коммутаторы12, двухвходовые элементы совпаде- .ния И 13, счетчики 14, тактовыйвход 15.Устройство работает следующимобразом,Двоичная информация постпает напервый .вход блока 1 согласования,затем с второго выхода блошка 1 онапоступает на второй вход блока 4синхронизации, на первый вход которого поступает сигнал с выхода датчика 5 испытательного текста. Послеустановления синхронизма сигнал свыхода блока 4 синхронизации черезлинию задержки 3, длина которой равна длинебуферного регистра 6 и выбирается,равной числу перекрываемых30посылок ь, поступает на управляющийвход блока 1, который переключаетпоступающую двоичную информацию напервый вход блока 2 сравнения, Навторой вход блока 2 сравнения, поступает двоичный сигнал с выхода датчи-ка испытательного текста 5, и этотже сигнал поступает на вход буферно"го регистра 6.Выходы буферного регистра 6 и датчика 5 испьггательного текста заведены на информационные входы дешифратора 11 кодовых комбинаций. Количество выходов разрядов датчика 5 испьгга тельного текста равно числу посылок 4 в, попадаемых в интервал анализа. Сигнал с выхода блока 2 сравнения поступает на информационный вход регис тра 8 сдвига, в котором продвигается с помощью тактовых импульсов, посту- О лающих на тактовый входф 15 и.следую-, щих со скоростью информационных посылок. Кроме того, тактовые импульсы заводятся на тактовый вход датчика 5 испытательного текста и на вход фор-мирователя 10 управляющих сигналов. Выходы разрядов регистра 8 сдвига, длина которого равна длине буферного 01 4регистра 6, заводятся на вход дешифратора 9 ошибочных комбинаций. С помощью дешифратора 9 ошибочных комбинаций определяется влияние на принятие неправильного решения в приемном устройстве с использованием "обратной связи по решению" вследствие взаимодействия анализируемой посылки с"хвостами" предшествующих посылок, решение о которых уже принято. Выходы дешифратора 9 ошибочных комбина-.ций, формирователя 10 управляющих сигналов заведены навходы многовходовых коммутаторов 12, которые ис"пользуются с целью уменьшения числа двухвходовых элементов совпадения И 13и числа счетчиков 14.Управление многовходовых коммутаторов 12 осуществляет формирователь 10 управляющих сигналов, Выходы многовходовых коммутаторов "12 через двухвходовые элементы совпадения И 13 заведены на счетчики 14. Двухвходовые элементы совпадения И 13 и счетчики 14 объединены в субблоки, число которых равно числу выходов многовходовых коммутаторов 12, включенных на выход дешифратора 9 ошибочных комбинаций, а число двухвходовых элементов совпадения И 13 и счетчиков 14 в каждом субблоке равно числу многовходовых коммутаторов 12, включенных на выход дешифратора кодовых комбинаций 11, При одновременном поступлении сигнала на оба входа какого-либо двухвходового элемента совпадения И 13 наего выходе появляется сигнал, который увеличивает:содержимое счетчика 14 на единицу. Линия 3 задержки введена для того, чтобы нулевая комбинация, которая может возникнуть в датчике 5 испытательного текста привключении, успела выйти из буферного регистра 6.Инверсные выходы датчика испытательного текста 5 заведены черезмноговходовой элемент И-НЕ 7 на его установочный вход для того, чтобы исключить возможность возникновенияи циркуляции нулевой комбинации после включения датчика 5 испытательного4текста.Технико-экономическое преимуществопредлагаемого устройства по сравнениюс известным заключается в том, чтопоявляется возможность, учесть влияние на анализируемую посылку последукщих посылок, которые попадают на интервал анализа посылки, решение о которойСоставитель В.Камалягиктор Е,Папп Техред Л.Коцюбянк ктор Е. Сирохма Заказ 9085/44 ВНИИПИ по д 113035, Тираж б 34Государственногоелам изобретенийМосква, Ж, Ра Подписноеомнтета СССРоткрытийская наб., д.4/5 Патент , г.ужгород, ул.Проектная, 4 Э 1128401 б выносится в приемном устройстве. По- тивных кодексов, куда данный аналиявляется также возможность учитывать затоор может войти в качестве состав влияние ошибочно принятых посыпокЭной части.последствие которых доходит до ана- Применримененне устройства для анализа лизируемой, на помехоустойчивость . 5 распределприемника сигналов.спределения ошибок в ко. 5 спредел б довой комбинации позволяет сократить время разПри реальной "обратной связи по Работки устройств по и ие решению" происхо итдит ух цшение досто- ной информации в условиях межснмвольверности приема в 10-15 раз из-за; ной инт ферференции, использующих алвлияния ошибочно принятых ранее по горитмы с " бо ратнои связью по .решесыпок. Кроме того, полученные сведе- нию" а такжЭже использоватьинфймания о влиянии различных комбинаций. ци бошибочно ию ошн ок в кодовых комбинацияхеняющихадаптивноепр пятых ранее посылок мож- для систем приме но использовать при разработке адап- кодирование,