Устройство для диагностики логических блоков

Номер патента: 1095182

Авторы: Кучукян, Минасян, Мкртумян, Терзян, Торосян, Чахоян

Скачать ZIP архив.

Текст

093 01) СОЮЗ СОВЕТСКИХсаюцакпьеииРЕСПУБЛИК А д) С 06 Р 11/00 ЫЙ КОМИТЕТ СССРРЕТЕНИЙ И.ОТКРЫТИЙ УДАРСТЕЛАМ ПО Д,ИЗОЬОПИСАНИЕ ИЗОБРЕТЕНИЯРОфЭ видетельство СССРб Р 11/00., 1976 2. АвторскоеВ 650080, кл. С(54)(57) УСТРОЙС ЛОГИЧЕСКИХ БЛОКО управления, перв которого соедине ны соответств(56) 1. Авторское свидетельство СССВ 746556, кл. С 06 Г 15/46 1978. входами регистра тестов и первого коммутатора, выход которого соединен , с входом блока управления, компаратор, выход которого соединен через схему сравнения с входом первого счетчика, выход которого соединен с входом пер" вого коммутатора, дешиФратор, о,т л ич а ю щ е е с я тем, что, с целью повышения коэФФициента использования оборудования, в него введены счетчик, коммутаТор, два триггера, причем третий и четвертый входы блока управления через второй счетчик соединены с входом дешифратора, выход которого через последовательно соединенные регистр тестов и второй коммутатор соединен с выходом устройства и входами первого коммутатора и схемы сравнениявььход которой соединен с входом пер-. вого коммутатора, пятый выход блока управления через первый триггер соединен с входами второго коммутатора и первого счетчика, выходы которого соединены с входами второго коммутатора, второго триггера и.компаратора, выход второго триггера соединен с входом второго коммутатора, выход компаратора соединен с входами первого и второго коммутаторов, шестой выход блока управления соединен с входом дешиФратора, причем блок управления содержит две памяти, три счетчика, четыре регистра, схему сравнения, дешиФратор, индикатор, причем выход первой памяти через первый регистрсоединен с входами первого и второго счетчиков, второго регистра и дешиФратора, выходы которого соединены с входами первого счетчика, второго и третьего регистров, а третьего счетчика, схемы сравнения, второй памяти, третьим, четвертым, пятым и шестым выходами блока, выход первого счетчика через вторую память соединен с входом четвертого регист-. ра, выход которого соединен с первым р .выходом блока и через соединенные последовательно схему сравнения и второй счетчик - с входом первой па-, мяти, вход блокй через третий ре- ,гистр соединен с входами индикатора ивторого регистра, выход которого соединен с входом схемы сравнения, выход третьего счетчика соединен с входом индикатора, выход первого регистра соедннен с вторым входом блока.первый и второй выходы которого соедииены соответственно со входами регистра тестов и первого коммутатора, вызод которого соединен со входом блокауправления, компаратор, выход которого соединен через схему сравнения со 45 входом первого счетчика, выход которого соединен со входом первого коммутатора, дешифратор 12,Недостатком этого устройства является большой объем служебной информа 50 55ции, хранимой в накопителе тестов,Целью изобретения является повыше-ние коэффициента использования оборудования за счет сокращения объема( тестовой информации. Поставленная. цель достигаетсятем, что в устройство диагностикилогических блоков, содержащее блок Изобретение относится к вычислительной технике и может быть использовано для обнаружения и локализации неисправностей ЭВМ.Известно устройство для диагностики блоков ЭВИ, содержащее последовательно соединенные накопитель тестов, вход 1ной регистр, регистр тестов, блок преобразователей кода, выходной регистр и буферный блок памяти, управляющий 010 вход которого и управляющие входы выходного регистра, регистра тестов, входного регистра н регистра результата подключены соответственно к первому, второму, третьему, четвертому и пятому 15 .выходам блока управления, соединенньй с выходом накопителя тестов, а выход регистра результата подключен к одному из инвормационных входов выходного регистра. Это устройство содержит 0 также блок контроля и регистр контрольного кода, информационный вход которого соединен с выходом входного регистра, выход соединен через блок преобразователей кода с информационньвР входом блока контроля, а управляющий вход - с шестым выходом блока управления, седьмой выход которого подключен к управляющему входу блока контроля, . соединенного выходом с информационным З 0 ахадом регистра результата (1 .Недостатком указанного устройства является то, что оно обеспечивает проверку и локализацию неисправностей полупроводниковых оперативных памятейд 5 содержащихся в проверяемом блоке ЭВИ.Наиболее близким к предлагаемому является устройство для диагностики блоков ЭВМ, содержащее блок управления,управления, первый и второй выходыкоторого соединены соответственно совходами регистра тестов и первогокоммутатора, выход которого соединенсо входом блока управления, компаратор,(выход которого соединен через схемусравнения со входом первого счетчика,выход которого соединен со входом первого коммутатора, дешифратор, введены счетчик, коммутатор, два триггера,причем третий и четвертый выходыблока управления через второй счетчик соединены со входом дешифратора,выход которого через последовательносоединенные регистр тестов и второйкоммутатор соединен с выходом устройства и входами первого коммутатора и схемы сравнения, выход которойсоединен со входом первого коммутатора, пятый выход блока управлениячерез первый триггер соединен совходами второго коммутатора и первого счетчика, выходы которого соеди-тиены со входами второго коммутатора,второго триггера и компаратора, выходвторого триггера соединен со входомвторого коммутатора, выход компараторасоединен со входами первого и второго коммутаторов, шестой выходблока управления соединен со входомдешифратора, причем блок управлениясодержит две памяти, три счетчика,четыре регистра, схему сравнения.дешифратор, индикатор, причем выходпервой памяти через первый регистрсоединен со входами первого и второго счетчиков второго регистра идешифратора, выходы которого соединены со входами первого счетчика,второго и третьего регистров, третьего счетчика, схемы. сравнения, вто"рой ымяти, третьим, четвертым,пятым и шестым выходами блока, выходпервого счетчика через вторую памятьсоединен со входом четвертого регистра, выход которого соединен с первымвыходом блока и через соединенныепоследовательно схему сравнения ивторой счетчик - со входом первойпамяти, вход блока через третийрегистр соединен со входами индикатора и второго регистра, выход кото"рого соединен со входом схемы сравнения, выход третьего счетчика соединен со входом индикатора, выходпервого регистра соединен совторым входом блока управления.набора на вход диагностируемого блокавыполняется следующим образом. счетчике 15 (фиг. 2) на единицу выпол" няется считывание информации из памяти 12 на регистр 18 и далее ее перецача в регистр 4 тестов под управлением счетчика 2 и дешифратора 3. После установки гервой порции информации из памяти 12 в регистр 4 микропрограммаприбавляет "единицу" в счетчик 2 изасылает следующую порцию информациив другую группу разрядов регистра 4 и. так до тех пор, пока весь регистр 4не будет заполнен тестовым набором.Нулевое состояние триггера 6 обес"печивает передачу тестового наборачерез коммутатор 5 на вход диагностируемого блока. Опрос состояния выходов диагностируемого блока выполняется микропрограммно через коммутатор 11. Информация о состоянии выходов диагностируемого блока поступает в регистр 19. Коммутатор 11обеспечивает передачу состоянийвыходов диагностируемого блока врегистр 19 за несколько тактов, таккак его разрядность меньше количества контактов,диагностируемого блока.Управление коммутатором. осуществляется битами регистра 17,управлением микропрограммы из памяти12 в регистр 18. Сравнение действиЭ 1095182 4На фиг. 1 представлена структурная Анализ служебного кода выполняетсясхема устройства; на фиг, 2 - струк" путем поочередной засылки обоих слутурная схема блока управления, жебных кодов из поля константы реУстройство включает блок 1 управ- гистра 17 в регистр 20, считываниемления, счетчик 2, дешифратор 3, ре- . 5 служебного кода из памяти 12 и сравгистр 4 тестов, коммутатор 5, триггер нением их в схеме 23 сравнения. Приб, счетчик 7, триггер 8, компаратор 9, совпадении считанного из памяти 12схему 10 сравнения, коммутатор 11, служебного кода с заданным в регистВ состав блока 1 управления (Фиг. 2) ре 20 выполняется ветвление микровходят памяти 12 и 13, счетчики 14-16 О программы путем модификации адресарегистры 17 ". 20, дешифратор 21, в счетчике 14 адреса.индикатор 22 и схема 23 сравнения, Тест выполняется без проверки,ИСДиагностируемый блок подключается ОЗУ и затем с проверкой.к выходу устройства и работа устрой- Выполнение одного элементарногоства начинается с нажа 1 ия кнопки 15 теста проверяемого блока сводится к"Пуск" (не показано). Диагностические подаче иа его вход тестового набора,тесты блоков размещаются в накопителе опросу ответа и сравнению его с эта"тестов - памяти 12 (Фиг. 2). В том лонным ответом. Подача тестовогослучае, когда накопитель тестов представляет собой ОЗУ, информация в него 2 Оможет загружаться с внешнего устрой- После сброса счетчика 2 (фиг. 1),ства типа устройства ввода с перфо- триггера 6 и модификации адреса вленты, кассетного накопителя на магнитной ленте и др. устройств.Микропрограммы, обеспечивающие 25подачу тестов на вход диагностируемого блока, анализ его ответов путем опроса состояния выходов блока и сравнения их с эталонными, размещается вуправляющей памяти 133 ОПри нажатии кнопки "Пуск" начальный(нулевой) адрес микропрограммы устанавливается в счетчик 13 адреса исбрасывается в счетчик 16, Послеэтого начинается последовательное35считывание микрокоманд .из памяти 13в регистр 17 и их выполнение, Регистр17 имеет поле констант и поле микро"операций. Дешифрация микрооперацийпроизводится в дешифраторе 21. Под4 Оуправлением одной из микрооперацийинформация из поля константы регистра17 поступает в счетчик 15 адреса,задавая начальный адрес тестов проверяемого блока. Под управлением дру"45гих микроопераций информация изпамяти 12 считывается и передаетсяв регистр 18 данных.Информацию тестов в памяти 12записывают в следующем порядке. перед 5 Окаждым тестовым набором, занимающим После приема в регистр 19 первойфиксированное количество ячеек ОЗу,порции информации о состоянии конэаписывают служебный код, который тактов диагностируемого блока этаопределяет тип тестового набора, с информация пересылается в регистр 20.проверкой интегральных схем (ИС) ОЗУ 5 Эталонная информация считывается лодили без нее. За тестовым набором следует эталонная информация о состоянииисправного блока на тестовом наборе, тельного ответа блока с эталоннымвыполняется в схеме 23 сравнения.Результат сравнения модифицирует адресмикрокоманды и вызывает ветвлениемикропрограммы на продолжение сравнения или останов с индикацией . Послеокончания очередного элементарноготеста, т.е, подачи тестового наборана вход диагностируемого блока, опросаего контактов и сравнения с эталонными значениями, в счетчик 16 тестов 1 Оприбавляется "единица". В счетчике 16хранится номер текущего тестового.набора. При несовпадении результатас эталонным процедура тестированияпрекращается и на индикацию через 15индикатор 22 выводится состояниесчетчика тестов и контактов пнагно-,стирчемого блока.При выполнении элементарного теста с проверкой накопительных блоков. 20т.е. блоков сопержащих ИС ОЗУ блок1 чстанавливает триггер 6 в единичное состояние, что через коммутатор5 подключает выходы счетчика 7,триггера 8 и компаратора 9 ко входам 25диагностируемого блока.Проверка ИС ОЗУ состоит из двух.циклов: записи в НБ тестовой информации и ее считывания с поразряднойпроверкой. 30В режиме записи счетчик 7 адресаформирует код адреса проверки блоков,компаратор 9 - информацию для записи,триггер 8 устанавливается в единичное состояние (режим записи); После записи в блок информации по всем адресам происходит переполнение счетчика 7, Сигнал переполнения с выхода счетчика 7 поступает на триггер 8 и переводит его в нулевое состояние (режим чтения). Счетчик 7 формирует адреса считывания информации из блоков, компаратор 9 - эталонную ин/формацию, а блок 10 сравнивает считанную информацию с эталонной. При обнаружении несоответствия блок 10 формирует сигнал ошибки, который блокирует дальнейшую работу счетчика . Одновременно сигнал через коммутатор 11 передается в блок управления 1.Если при проверке блоков ошибки не обнаруживается, то в блок управления 1 через коммутатор 11 передается сигнал окончания проверки (сигнал вторичного переполнения счетчика 7 ).Редализация блока управления устройства с микропрограммным управлением позволяет уменьшить объем служебной информации за счет гибкости управления и существенно сократить общий объем тестов (в 3-4 раза) и следовательно, объем накопителя тестов.Введение коммутатора, тригеров и счетчика позволяет осуществить полную проверку НБ апаратурными средствами без увеличения объема тестовых программ за счет наличия аппаратуры компаратора и схемы сравнения.1095182 Составитель Е. СаркисРедактор Т. Колб Техред А,Бабинец 1 екмар орре Тираж 699 одписное Фцлцал ППП Патент, г. Ужгород, ул. Проектна Заказ 3599/31 ВНИ 1 по 113035, И Государственного комитета СССРелам изобретений и открытийМосква, И, Раушская наб., д. 4/5

Смотреть

Заявка

3531310, 06.01.1983

ПРЕДПРИЯТИЕ ПЯ А-7390

МИНАСЯН ГАГИК ЕНГИБАРОВИЧ, ТОРОСЯН ТИГРАН СУРИКОВИЧ, МКРТУМЯН ИГОРЬ БОРИСОВИЧ, ТЕРЗЯН ОНИК АРТЕМОВИЧ, ЧАХОЯН ЛЕОНИД МИКАЕЛОВИЧ, КУЧУКЯН АРМАН ТАКВОРОВИЧ

МПК / Метки

МПК: G06F 11/22

Метки: блоков, диагностики, логических

Опубликовано: 30.05.1984

Код ссылки

<a href="https://patents.su/5-1095182-ustrojjstvo-dlya-diagnostiki-logicheskikh-blokov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для диагностики логических блоков</a>

Похожие патенты