Устройство для функционального контроля цифровых логических элементов

Номер патента: 1096652

Авторы: Первухин, Перфилов, Шибер

ZIP архив

Текст

01) Заа С ИСАНИЕ ИЗОБРЕТЕНИЯ РСКОМУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ(71) Специальное конструкторское бюро часового и камневого станкостроения(56) 1. Авторское свидетельство СССР Ф 643877, кл. С 06 Р 11/00, 1976,2. Авторское свидетельство СССР У 830391, кл. С 06 Р 11/26, 1979 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ФУНКЦИОНАПЬНОГО КОНТРОЛЯ ЦИФРОВЬИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ, содержащее тактовый генератор, счетчик, мультиплексор и сигнатурный анализатор, причем выход тактового генератора соединен с входом счетчика и тактовым входом сигнатурного анализатора, информационный вход которого соединен с выходом мультиплексора, о т л и ч а ю щ е е - с я тем, что, с целью расширения класса контролируемых элементов, оно содержит генератор псевдослучайных кодов, блок токовых ключей, блок фиксации соединения вход - выход и сумматор по модулю два, причем группа выходов генератора псевдослучайных кодов через блок токовых ключей соединена с группой входов контролируемого элемента, группа выходов которого соединена с группой входов блока фиксации соединения вход - выход и первой группой входов сумматора по модулю два, вторая группа входов которого соединена с группой выходов блока фиксации соединения вход - выход, а группа выходов соединена сгруппой информационных входов.мульФИ- плексора, группа управляющих входов которого соединена с группой выходов счетчика, первый и второй разрядс ные выходы которого соединены с входами задания окна измерения сигнатурного анализатора, выход тактового генератора соединен с тактовым входом генератора псевдослучайных кодов.Изобретение относится к вычислительной технике и автоматике и может быть использовано цля контроля интегральных микросхем, а также для поиска неисправных микросхем, обрывов и замыканий на печатных платах.Известно устрой"тво для контроля логических блоков, содержащее блок управления, генератор псевдослучайных кодов, накапливающий сумматор, элементы И и блок свертки. Выходы генератора псевдослучайных кодов и выходы контролируемого элемента соединены с соответствующими входами элементов И, выходы элементов И соединены с входами блока свертки, выходы которого соединены с входами накапливающегося сумматора, выход накапливающего сумматора является выходом устройства 11.Наиболее близким к изобретению является устройство для функциональна-параметрического контроля логических элементов, содержащее тактовьп генератор, счетчик, мультиплексор и сигнатурный анализатор, причем выход тактового генератора соединен свходом счетчика и тактовым входом сигнатурного анализатора, информационньгй вход которогс соединен с выходом мультиплексора 2 .Однако известные устройства не обеспечивают возможности контроля логических элементов с обратнымисвязями и с двухнаправленными цепя ми информации.Целью изобретения является расширение класса контролируемых элементов.4 ОПоставленная цель достигается тем,. что устройство для функционального контроля цифровых логических элементов, содержащее тактовый генератор, счетчик, мультиплексор и сигнатурный анализатор, причем выход тактового генератора соединен с входом счетчика и тактовым входом сигнатурного анализатора, информационный вход которого соединен с вы 50 ходом мультиплексора, содержит генератор псевдослучайных кодов, блок токовых ключей, блок фиксации соединения вход - выход и сумматор по модулю два, причем:.руппа выходов генератора псевдослучайных кодов55 через блок токовых ключей соединена с группой входов контролируемого элемента, группа вьгсодов которого соединена с группой входов блокафиксации соединения вход - выход игервой группой входов сумматора помодулю два, вторая группа входовкоторого соединена с группой выходовблока фиксации соединения вход - выход, а группа выходов соединена сгруппой информационных входов мультиплексора, группа управляющих входов которого соединена с группойвыходов счетчика, первый и второйразрядные выходы которого соединеныс входами задания окна измерениясигнатурного анализатора, выход тактового генератора соединен с тактовымвходом генератора псевдослучайныхкодов,На чертеже изображена структурная схема устройства для функционального контроля цифровых логических элементов.Устройство содержит тактовый генератор 1, выход которого соединен с входом счетчика 2 и с тактовым входом сигнатурного анализатора 3. Информационный выход сигнатурного анализатора 3 соединен с выходом мультиплексора 4. Группа выходов генератора 5 псевдослучайных кодов через блок 6 токовых ключей соединена с группой входов контролируемого (цифрового логического) элемента 7, Группа выходов контролируемого элемента 7 соединена с группой входов блока 8 фиксации соединения вход - выход и первой группой входов сумматора 9 по модулю два, Вторая группа входов сумматора 9 по модулю два соединена с группой выходов блока 8 фиксации соединения вход - выход, а группа выходов соединена с группой информационных входов мультиплексора 4. Группа управляющих входов мультиплексора 4 соединена с группой выходов счетчика 2, первый и второй разрядные выходы которого соединены с входами задания окна измерения сигнатурного анализатора 3. Выход тактового генератора 1 соединен с тактовым входом генератора 5 псевдослучайных кодов.Устройство работает следующим образом,При включении питания тактовый генератор 1 начинает вырабатывать сигналы максимальной частоты работы контролируемого элемента 7. По,И. Эрдейи Бобков дакт Тираж 699 ВНИИПИ Государств по делам иэобре 3035, Москва, Ж, акаэ 3827/3 сно Под о комитета СССРн и открытии 4/ аушская на лиал ППП Патент", г. Ужгород, ул. Проек фронту синхронизации (например, заднему) на генераторе 5 псевдослучайных кодов формируется тестовое слово, которое через блок 6 токовых ключей подается на все контакты разъемов контролируемого элемента 7. Контролируемый элемент 7, обработав тестовое слово, переключается в новое логическое состояние выходных контактов разъема, которое поступаетна первую группу входов сумматора 9 по модулю два. Вторая группа входов сумматора 9 по модулю два подключается к блоку 8 фиксации соединения вход - выход, определяющему факт соединения вход - выход. При определении факта соединения вход - выход (логическая единица "+2, 4 В" на соотвегствующем выходе блока 8 фиксации соединения вход - выход) сумматор 9 по модулю два инвертирует информацию определяемую блоком 6 токовых ключей на концевом разъеме,и подает верную информацию на входмультиплексора 4, которая далее поступает на сигнатурный анализатор 3,По фронту сигнализации (например, 5 заднему) счетчик 2 осуществляетподсчет импульсов синхронизации.При подсчете определень;ого числа импульсов синхронизации он выдаетсигналы для тестирования следующегоразъема тестируемого блока, а такжеформирует сигналы старт/стоп сигнатурного анализатора 3. Контуры обратных связей необходимо либо вывести на концевой разъем контролируемого элемента 7, либо обеспечитьвозможность подключения (например,через металлизированное отверстие)выхода блока 6 токовых ключей. Изобретение обеспечивает возможность контроля элементов с обратными связями и обладает повышенной

Смотреть

Заявка

3347927, 16.10.1981

СПЕЦИАЛЬНОЕ КОНСТРУКТОРСКОЕ БЮРО ЧАСОВОГО И КАМНЕВОГО СТАНКОСТРОЕНИЯ

ПЕРВУХИН ЮРИЙ ВАЛЕНТИНОВИЧ, ПЕРФИЛОВ АНДРЕЙ КОНСТАНТИНОВИЧ, ШИБЕР ЮЛИЙ ГЕНРИХОВИЧ

МПК / Метки

МПК: G06F 11/26

Метки: логических, функционального, цифровых, элементов

Опубликовано: 07.06.1984

Код ссылки

<a href="https://patents.su/3-1096652-ustrojjstvo-dlya-funkcionalnogo-kontrolya-cifrovykh-logicheskikh-ehlementov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для функционального контроля цифровых логических элементов</a>

Похожие патенты