Устройство для анализа логических состояний

сОюз сОВет ОЭ (1 О х заю С 06 Г 11/00 ОПИСАНИЕ ИЗОБРЕТЕНИ К АВТОРСКОМУ(прототип). 1Н,Лазарев,омович139,903 ь13.02.79.40.025,02.08.77 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРпо делАМ изОБРетений и Ото ытьФ.(54)(57) 1, УСТРОЙСТВО ДЛЯ АНАЛИЗАЛОГИЧЕСКИХ СОСТОЯНИЙ, содержащее первый буферный регистр, выход которого подключен соответственно к первым входам схемы сравнения и блока памяти данных, выход которого подключен к первому входу блока отображения, выход схемы сравнения соединенс первым входом блока управления, вЬгход которого связан с входом первогобуферного регистра, со вторым входомблока памяти данных и вторым входомблока отображения, а также блок ввода- вывода, содержащий узел управления вводом-выводом параметров иклавиатуру, о т л и ч а ю щ е е с ятем, что, с целью расширения егофункциональных возможностей за счетпоследовательного и параллельноговвода данных и повьппения его надеж:ности,в него введены второй буферный регистр, программируемые таймеры-делители частоты, кроме того, вблок ввода-вывода введены память параметров, кольцевой регистр .сдвига,реверсивный счетчик, элемент ИЛИ,схема сравнения разряда параметров,схема сравнения параметров, первыевходы таймеров-делителей частоты,второго буферного регистра, элемента ИЛИ и вход. узла управления вводом-выводом параметров подключены к выходу блока управления, вторые входы таймеров-делителей частоты, второго буферного регистра и третий вход, блока отображения подключены к выходу памяти параметров, выход второго буферного регистра подключен ко второму входу схемы сравнения, а выходы программируемых таймеров-делителей частоты подключены соответственно ко второму и третьему входам блока управления, кроме того, выход узла управления вводом-выводом нара- метров связан с первыми входами схе-мы сравнения параметров, схемы сравнения разрядов параметров, памяти параметров, кольцевого регистра сдвига, реверсивного счетчика и с входом клавиатуры, выход которого связан со ЯЪМ вторыми входами схемы сравнения параметров и схемы сравнения разрядов па" раметров, выход которой связан со вто дым входом кольцевого регистра сдвига, первый выход схемы сравнения параметров подключен к третьему входу схемы сравнения разрядов параметров и второму входу элемента ИЛИ, выход которого соединен со вторым входом реверсивного счетчика, второй выход схемы сравнения параметров подключен к третьему входу реверсивного счетчика, выход которого соединен со вторым входом памяти параметров, выход которой подключен к третьему входу кольцевого регистра сдвига, выход которого подключен к четвертому входу реверсивного счетчика, выход которого подключен к третьему входу блока памяти данных.1096617В этом режиме пользователь имеетвозможность изучать записанную в блоке 3 памяти и отображаемую на блоке 4 информацию, с помощью блока 5 ввода-вывода параметров смещать эту информацию на экране, вводить и перемещать по экрану различного родавспомогательные указатели и, наконец, вести подготовку параметровдля следующего сеанса регистрации 10данных. Перевод устройства в режимрегистрации производится при нажатииклавиша на узле 40 задания режимов,которое приводит к включения тригге.ра 39 подготовки, 15При включенном триггере 39 подготовки дешифратор 33 управляющих сигналов прекращает режим отображенияи формирует серию сигналов (фиг.5),которые обеспечивают загрузку второго буферного регистра 8 и таймеровделителей 9 и 1 О частоты ранее подготовленными параметрами режима регистрации, Вслед за этим разрешаетсязапись входной информации в первыйбуферный регистр 2 и включается триг.гер 38 разрешения запуска.Включение этого триггера открывает путь прохождения сигнала запуска, который формируется схемой 6ЗОсравнения (фиг.1) и через шину 41,схему И 35 поступает на блок 36переключения режимов и в зависимостиот его установки либо сразу же проходит на включение триггера 3735регистрации, либо его прохождениезадерживается на время, которое определяется одним из таймеров 9 или10 (соответствующий сигнал появляется на шине 49 или 50),При включении триггера 37 регистрации формирователь 34 тактов записи начинает подавать сигналы управления записью в блок 3 памяти (шина 47) и сигналы смены адресов в реверсивном счетчике 14 (шина 48). Частота поступления этих сигналов определяется текущей установкой одного из таймеров-делителей 9 или 10 частоты, которая производится в период подготовки режима регистрации, Выходные сигналы этого таймера через блок 36 переключения режимов подаются на вход формирователя 34 тактов записи.Регистрация данных, которые поступают на вход записи в блок 3 памяти с входной шины 1 через первый буферный регистр 2, продолжается до тех пор, пока блок 36 переключения режимов не сформирует сигнал окончания регистрацйи, который подается на гашение триггеров 37-39, чем переводит анализатор в режим отображения и позволяет оператору ознакомиться с результатами регистрации,Таким образом, предлагаемое устройство обеспечивает более широкие, по сравнению с известным, функциональные возможности регистрации и анализа цифровой информации, допускает более широкий диапазон изменения частоты регистрации, имеет больше возможностей по организации режима запуска с предустановкой, позволяет запускать процесс регистрации от заданной последовательности кодовых слов, Кроме того, основной механизм ввода, хранеиия и отработки параметров позволяет выводить на экран индикатора вспомогательные указатели, перемещать их в заданном направлении, смещать визуальное изображение на экране и т.д,1096648 Од;о хОУ Составитель А,ЗиньковаТехред И,Тепер Редактор Н.Бобкова Корректор Г,Огар Заказ 3827/37 Тираж 699ВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб., д. 4/5 Подписное Филиал ППЛ "Патент", г. Ужгород, ул, Проектная, 41096648 2, Устройство по и.1, о т л и ч аю щ е е с я тем, что каждый программируемый таймер-делитель частоты содержит коммутатор сигналов, выход которого подключен к первому входу счетчика-вычитателя, выход которого является выходом программируемого таймера-делителя частоты, выход счетчика-вычитателя соединен с входом блока формирования однократного импульса, выход которого соединен с первым входом коммутатора сигналов, второй и третий входы коммутатора сигналов являются первыми входами программируемых таймеров-делителей частоты, второй вход счетчика- вычитателя является вторым входом программируемого таймера- делителя частоты, вход буферного регистра является третьим входом программируемого таймера-делителя частоты, выходы буферного регистра подключены к входам счетчика-вычитателя. 3, Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления содержит счетчик синхронизации, вход которого подключен к выходу задающего генератора, а выходы подключены к дешифратору управляющих сигналов, первый вход элемента И является первым входом блока управления, второй вход элемента И подключен к выходу триггера разрешения запуска, а выход подключен к первому входу блока переключения режимов, второй и третий вхо 1Изобретение относится к вычислительной технике, в частности к средствам контроля и отладки сложных циф. ровых устройств и систем,Известны анализаторы логических 5 состояний и временных диаграмм. - устройства для многоканальной регистрации и отображения цифровой информации, которые широко используются при проверке и наладке сложных цифро О вых устройств и систем. Основные функ ции этих устройств обеспечиваются за счет использования быстродействующих блоков памяти для регистрации состояний входйых шин, развитой системой 15 управления запуском процесса регистды которого являются соответственновторым и третьим входами блока управления, первый и второй выходы блока переключения режимов подключенысоответственно к первому и второмувходам триЧ гера регистрации, второйвыход блока переключения режимовподключен также к первым входам триггера разрешения запуска и триггераподготовки, первый выход триггерарегистрации подключен ко второму входу дешифратора управляющих сигналов,второй вход триггера разрешения запуска соединен с первым выходом дешифратора управляющих сигналов ипервым входом формирователя тактовзаписи, выход которого является выходом блока управления, второй и третий входы формирователя тактов записи подключены соответственно ко второму выходу триггера регистрации ик третьему выходу блока переключения режимов, четвертый вход которогоподключен к выходу узла задания режимов и к третьему входу дешифраторауправляющих сигналов, второй, третий,четвертый, пятый и шестой выходы которого являются выходом блока управления, четвертый вход дешифраторауправляющих сигналов подключен квыходу триггера подготовки и третьемувходу триггера разрешения запуска, второй вход триггера подготовкиподключен ко второму выходу узла задания режимов,3рации сигналов, различными режимами тактирования при записи, выбором наиболее удобных форм визуального представления данных, записанных в память прибора в процессе регистрации, наличием вспомогательных ука- зателеК, используемых при анализе отображаемой информации.В состав оборудования этих устройств входят шины ввода данных, буферные регистры, блок памяти дан- ных, блок управления запуском и регистрацией данных, панель управления с элементами коммутации каналов ввода параметров, установки режимов запуска, тактирования, отображения.водключен соответственно к первым входам схемы сравнения и блока памяти данных, выход которого подключен к первому входу блока отображения, выход схемы сравнения соединен с первым входом блока управления, выход которого связан с входом первого буферного регистра, со вторым входом блока памяти данных и вторым входом блока отображения, а также блок ввода- вывода параметров, содержащий узел управления вводом-выводом параметров и клавиатуру, введены второй буферный регистр, программируемые таймеры-делители частоты, кроме того, в блок ввода-вывода введены память параметровФУ кольЦевой регистр сдвига, реверсивный счетчик, элемент ИЗЯ, схема сравнения разряда параметров, схема сравнения параметров, первые входы таймеров- делителей частоты, второго буферного регистра, элемента ИЛИ и вход узла управления вводом-выводом параметров подключены к выходу блока управления, вторые входы таймеров-делителей частоты, второго буферного регистра и третий вход блока отображения подключены к выходу памяти параметров, выход второго буферного регистра подключен ко второму входу схемы сравнения, а выходы программируемых таймеров-делителей частоты подключены соответственно ко второму и третьему входам блока управления, кроме того, выход узла управления вводом-выводом параметров связан с первыми входами схемы сравнения параметров, схемы сравнения разрядов параметров, памяти параметров, кольцевого регистра сдвига, реверсивного счетчика и с входом клавиатуры, выфход которой связан со вторыми входами схемы сравнения параметров и схемы сравнения разрядов параметров, выход которой связан со вторым входом кольцевого регистра сдвига, первый выход схемы сравнения параметра . подключен к третьему входу схемы сравнения разрядов параметров и второму входу элемента ИЛИ, выход которого соединен со вторым входом реверсивного счетчика, второй выход схемы сравнения параметров подключен к третьему входу реверсивного счетчика) выход которого соединен со вторым входом памяти параметров, выход которой подключен к третьему входу кольцевого регистра сдвига, выход которого подключен к четвертому входу 3 1096648Некоторые из устройств. имеют встроенные индикаторы для отображения хранимых в блоке памяти данных, другиеиспользуют для этой цели внешниеиндикаторы - чаще всего электроннолучевые осциплографы 1 .Однако большое число элементовуправления на панели усложняет эксплуатацию приборов, ограничивает возможности реализации ряда важных режи- Юмов работы устройства, сокращает число и диапазон задания основных параметров процесса регистрации, а такжевозможности использования вспомогательных указателей при анализе отобра 15.жаемой информации. Кроме того, большое число механических переключателейна панели устройства снижает надежность его работы,НаиболеЕ близким к изобретению потехническои сущности является логичесч20кий анализатор, который содержит сред-ства для сбора данных, содержащие последовательно соединенные входные шины ввода данных, компараторы, буфер 25ный регистр, блоки памяти и отображения, устройство ввода-вывода параметров, схему сравнения, один из входов которой подключен к выходу буферного регистра, блок управления исинхронизации, связанный с буфернымрегистром, блоком памяти данных,выходом схемы сравнения, устройством ввода-вывода параметров и блокомотображения на ЭЛТ. Кроме того, в состав анализатора входят блоки формирования тактов записи, сигналов запуска процесса регистрации и цифро, вой задержки запуска.Установка режимов работы устройства и задание параметров регистрации 40данных производится с помощью блокаввода-вывода параметров, основой которого является панель управленияс размещенными на ней элементами(около сорока переключателей, в том 45числе пятиразрядный десятичный переключатель задержки, восемнадцатьтрехпозиционных переключателей кодового слова запуска и т.д.) 2 .Целью изобретения является расширение функциональных возможностей устройства эа счет последовательногои параллельного ввода данных и повышение его надежности.Поставленная цель достигается 55тем, что в устройство для анализалогических состояний, содержащее первый буферный регистр, выход которогореверсивного счетчика, выход которого подключен к третьему входу блока памяти данных.Кроме того, каждый программируемый таймер-делитель частоты содержит ком мутатор сигналов, выход которого подключен к первому входу счетчика-вычитателя, выход которого является выходом программируемого таймера-делителя частоты, выход счетчика-вычитателя соединен с входом блока формирования однократного импульса, выход которого соединен с первым входом коммутатора сигналов, второй и третий входы коммутатора сигналов явля ются первыми входами программируемых таймеров-делителей частоты, второй вход счетчика-вычитателя является вторым входом программируемого таймера- делителя частоты вход буферного ре гистра является третьим входом программируемого таймера-делителя частоты, выходы буферного регистра подключены к входам счетчика-вычитателя.При этом блок управления содержит 25 счетчик синхронизации, вход которого подключен к выходу задающего генератора, а выходы подключены к дешифратору управляющих сигналов, первый вход элемента И является первым входом блока зо управления, второй вход элемента И подключен к выходу триггера разрешения запуска а выход подключен к первому входу блока переключения режимов, второй и тРетий входы которого являются соответственно вторым и третьим входами блока управления, первый и второй выходы блока переключения режимов подключены соответственно к первому и второму входам триггера регистрации, второй выход блока переключения режимов подключен также к первым входам триггера разрешения запуска и триггера подготовки, первый выход триггера регистра. ции подключен ко второму входу дешифратора управляющих сигналов, второй вход триггера разрешения запуска соединен с первым выходом дешифратора управляющих сигналов и первым входом50 формирователя тактов записи, выход которого является выходом блока управления, второй и третий входы Формирователя тактов записи подключен соответственно ко второму выходу триггера регистрации и к третьему выходу блока55 переключения режимов, четвертый вход которого подключен к выходу узла задания режимов и к третьему входу дешифратора управляющих сигналов, второй, третий, четвертый, пятый и шестой выходы которого являются выходом блока управления, четвертый вход дешифратора управляющих сигналов подключен к вйходу триггера подготовки и третьему входу триггера разрешения запуска, второй вход триггера подготовки подключен ко второму выходу узла задания режимов.На фиг.1 представлена блок-схема устройства, включающая блок ввода- вывода параметров, на фиг,2 - блоксхема программируемого таймера-делителя частоты; на фиг,3 - бЛок-схема управления; на фиг.4-6 - временные диаграммы некоторых сигналов, поясняющие работу устройства.Устройство содержит входные шины 1, первый буферный регистр 2, блок 3 памяти данных, блок 4 отображения, блок 5 ввода-вывода параметров, схемы 6 сравнения, блок 7 управления, второй буферный регистр 8, программируемые таймеры-делители 9 и 10 частоты, клавиатуру 11, схему 12 сравнения разряда параметров, схему 13 сравнения параметров, реверсивный счетчик 14, кольцевой регистр 15 сдвига, память 16 параметров, узел 17 управления вводом-выводом параметров, входные шины 18 управления и синхронизации для блока ввода-вывода. параметров, выходные шины 19 и 20 блока ввода-вывода параметров, элемент ИЛИ 21, буферный регистр 22, счетчик-Вычитатель 23, коммутатор 24 сигналов, блок 25 Формирования однократного импульса, выходную шину 26 программируемого таймера-делителя частоты, входные шины 27-30 управления таймером-делителем частоты, задающий генератор 31, счетчик 32 синхронизации, дешифратор 33 управляющих сигналов, формирователь 34 тактов записи, элемент И 35, блок 36 переключения режимов, триггер 3 регистрации, триггер 38 разрешения запуска, триггер 39 подготбвки, узел 40 задания режимов, шину 41 ввода сигнала от схемы б срав кения, шину 42 подачи тактов на таймеры-делители 9 и 10 частоты, шину 43 подачи разрешающего сигнала на первый буферный регистр 2, шину 44 по дачи синхросигналов на индикатор 4, шину 45 подачи синхросигналов на блок 5 ввода-вывода параметров, шину 46 подачи" сигналов загрузкию4550О,55 Работа устройства организована таким образом, что его схемы обеспечивают либо регистрацию состояния входных шин, либо отображение данных, записанных в блок 3 памяти в процессе регистрации. В режиме отображения,7 1096второго буферного регистра 8 и таймеров-делителей 9 и 10 частоты, шину 47 подачи тактов записи в ЗУЗ,шину 48 подачи сигналов на счетчик 14адресов (через элемент ИЛИ 21), шины 49 и 50 ввода сигналов от таймеров-делителей 9 и 10 частоты.Временные диаграммы (фиг.4)изображают: а) функции реверсивногосчетчика; б) адреса ячеек памяти 16; в) выбранный адрес памяти 16;г) загрузка кольцевого регистра 1.5сдвига; д) циклический сдвиг кольцевого регистра 15 сдвига; е) загрузка реверсивного счетчика 14; ж), запись в память 16; 3) сигнал выборапараметра; и) сигнал выбора разряда параметра, к) нажатие клавиша,л) сигнал.на входе реверсивного счетчика 14 (+1); м) ввод двоичного разряда в кольцевой регистр 15 сдвига,Временные диаграммы (фиг.5) изображаютф н) подготовка регистрации;о) адреса памяти 16; и) загрузка буферного регистра 8; р) загрузка таймера 9; с) загрузка таймера 10,Временные диаграммы (фиг.б) изображают; т) адреса памяти 16; у) загрузка таймера 9; ф) загрузка таймера 10; х) счетный вход таймера 9,ц) выход таймера 9; ч) счетныйвход таймера 10; ш) выход таймера 10.Первый вход схемы 6 сравнения подключен к выходу первого буферногорегистра 2, второй вход - к выходувторого буферного регистра 8. Блок 735управления связан с первым буфернымрегистром 2, блоком 3 памяти данных,выходом схемы 6 сравнения, блоком 5ввода-вывода параметров и блоком 440отображения, с управляющими и синхронизирующими входами второго буферного регистра 8 и программируемых таймеров-делителей 9 и 10, с входомузла 17 управления вводом-выводомпараметров и входом элемента ИЛИ 21.Первая группа выходных шин блока 5ввода-вывода параметров подключенак адресным входам блока 3 памяти данных,а вторая группа - к входу второго,буферного регистра 8 и к входам программируемых таймеров-делителей 9 и 1 648 8кроме того, производится задание(ввод) параметров, определяющих режимработы прибора. Эти операции выполняются во время обратного хода лучаразвертки кадра, когда вывод изображения на экран не производится (фиг.4 а),При переходе прибора в режим регистрации производится загрузка подготовленных параметров, которые задают условия проведения регистрации (фиг.5).Параметры, определяющие условия отображения данных, загружаются в исполнительные блоки устройства во времяобратного хода строчной и кадровойразвертки экрана (фиг.б),Ввод параметров регистрации иотображения.Все необходимые для разрешения ввода параметров синхронизирующие и управляющие сигналы формируются блоком 7 управления и на шине 18 подаются на вход узла 17 управления вводом-выводом параметров, который всвою очередь, обеспечивает подачу кодов адреса в память 16 параметров(фиг.4 б) и управляющих сигналовна узлы блока 5 ввода-вывода параметров (фиг.4 в-м).За время действия одного адресав памяти 16 (фиг.4 в) эти сигналы обеспечивают загрузку кольцевого регистра 15 сдвига кодом параметра, считанным из памяти 16 (фиг.4 г)ф, циклический сдвиг кода в кольцевом регистре 15 сдвига (фиг.4 д); загрузку реверсивного счетчика 14 кодом,считынным из кольцевого регистра 15сдвига (Фиг.4 е); запись в память 16параметров кода из реверсивного счетчика 14 (фиг,4 ж).Если во время выполнения этих операций ни один из клавишей клавиатуры 11 не нажат, считанный из памяти 16 код параметра имеется в конце описанного цикла без изменения, записан в ту же ячейку, из которой онсчитая, Затем все операции повторяются с кодами параметров, считанными из других ячеек памяти 16.Побочный прогон кодов параметров, считанных из памяти 16, через кольцевой регистр 5 сдвига и реверсивный счетчик 14 выполняется один раз в каждом кадре регенерации иэображения на экране (период - 20 мс).Коды адреса памяти 16 во время выполнения указанных операцийподаются также на схему 13 сравненияпараметров, которая производит ихсравнение с заданным на клавиатуре 11кодом параметра, величину которогонеобходимо изменить. В результатесравнения вырабатывается сигналвыбора заданного параметра (Фиг.4 з),наличие которого является одним изусловий изменения величины этого параметра при нажатии исполнительногоклавиша клавиатуры 11,Во время циркуляции кода параметра в кольцевом регистре 15 сдвигаузел управления вводом-выводом Формирует код намера разряда параметра, который подается на схему 12 сранения разряда параметров и сравнивается с кодом номера разряда, заданного клавиатурой 11. При этом вырабатывается сигнал выбора заданногоразряда параметра (фиг.4 и), наличиекоторого является одним иэ условийизменения значения этого разряда принажатии клавиша клавиатуры 11, Вводили изменение параметра производится при нажатии соответствующего клавиша клавиатуры 11.При чажатии клавиша изменения числовой величины параметра (фиг.4 к) ии совпадения его во времени с сигналом разрешения ввода параметра(фиг,4 э) схема 13 сравнения параметров Формирует сигнал приращенияили вычитания (фиг.4 л), который поступает на соответствующий вход реверсивного счетчика 14 и изменяетнаходящийся в нем в этот моментпараметр, который затем переписывается в память 16.Аналогичным образом при нажатииклавиша ввода разряда(фиг.4 к) схемасравнения разряда параметров присовпадении его во времени с сигналом выбора параметра (фиг,4 з) исигналом выбора разряда параметра (фиг.4 и) формирует сигнал вводаинформации (Фиг,4 м), который поступает на вход последовательного вводаданных в кольцевой регистр 15 сдвига. После окончания цикла сдвигав кольцевом регистре 15 код параметра переписывается через реверсивный счетчик 14 в память 16.Подобные изменения параметров могут производиться многократно и повсем адресам памяти 16 параметровдо тех пор, пока не устанавливаютсявсе требуемые значения. По окончаниипроцесса ввода все необходимые параметры оказываются записанными в памяти 16,и их дальнейшее использование зависит от установленного режима работы прибора.Контроль записи параметров в память 16 производится с помощью блока 4 отображения, к входу которого подключены выходы памяти 16. Сигналы управления, поступающие с блока 7 управления синхронно с установкой адреса в памяти 16 и разверткой экрана индикатора, обеспечивают передачу кодов параметров из памяти 16 в блок 4 отображения, где они преобразуются в видимое иэображение известными способами.Установка режима регистрации.Преобразование подготовленных параметров в сигналы управления регистрацией производится с помощью второго буферного регистра 8 и программируемых таймеров-делителей 9 и 10 частот 61.Загрузка буферного регистра 8 и таймеров 9 и 1 О подготовленными в памяти 16 параметрами производится при переходе устройства в режим регистрации под действием управляющих сигналов блока 7 управления (фиг,5), По сигналу подготовки режима регистрации (фиг.5 н) в память 16 подаются быстро меняющиеся коды адресов параметров (фиг,5 о) и синхронизированные с ними сигналы загрузки буферного оегистра 8 (Фиг.5 п) и таймеров-делителей 9 и 1 О частоты (фиг .5 р,с .) . Сигналы загрузки появляются в те моменты времени, когда на адресные входы памяти 16 подаются коды адресов параметров, которые должны быть загружены в тот или иной регистр.Буферный регистр 8 используется для хранения кодового слова запуска, по которому ведется поиск заданной двоичной комбинации во входном потоке сигналов. Его выходы подключены к входам схемы 6 сравнения, которая сравнивает заданное кодовое слово с регистрируемыми сигналами, поступающими на его второй вход через буферный регистр 29 При совпадении кодов заданного слона и входной комбинации сигналов схема 6 сравнения формирует сигнал, который может использоваться для запуска процесса регистрации (режим запуска по первому кодовому слову), При запуске от последовательности кодовых слов, которые размещаются в1096648 После этого по шине 29 на входвычитания счетчика 23 подаются импульсы, по которым производится от счет заданного интервала времени(для задержки запуска или предустановки). Выходной сигнал схемы появляется на шине 26 после того, как последовательно расположенных ячейках памяти 16, при загрузке буферного регистра 8 смена адресов в памяти 16 прекращается, и счетчик адреСОВР С Помощью КОТОРОГО формируЮТСЯ 5эти кдды, останавливается на адресеследующей ячейки, в которой хранится второе кодовое слово заданнойпоследовательности.В этом режиме выходной сигнал схе Омы 6 сравнения используется не длязапуска процесса регистрации, а длязагрузки в буферный регистр 8 следующего кодового слова из памяти 16и увеличения на единицу адреса ячейки, подаваемого на этот блок.Вновь введенное в буферный регистр 8 второе кодовое слово запуска начинает сравниваться с поступающими на вход схемы 6 сравнения черезбуферный регистр 2 входными сигналами и при совпадении кодов схема 6сравнения вырабатывает сигнал, поступающий на запуск процесса регистрации, если это слово - последнее в 25заданной последовательности, илиже на ввод в буферный регистр 8 следующего кодового слова из записаннойв памяти 16 заданной последовательности кодовых слов запуска и т.д. 30Запуск процесса регистрации начинается только после обнаружения вовходном потоке данных последнего словаиз заданной последовательностиЧисло таких слов в последовательностизависит только от емкости памяти 1635параметров, а для их подготовки используется то же оборудование, чтои для ввода одного слова,Преобразование подготовленных в па. мяти 16 параметров в сигналы такти рования, в сигналы, задающие интервалы времени задержки или предустановки, производится с помощью программируемых таймеров-делителей 9 и 10 частоты.45После того, как в период подготовки регистрации (фиг.5 а) происходит загрузка таймеров-делителей 9 и 1 Очастоты по сигналам, которые формируются (фиг, 5 р,с) и поступают на схе 50 му таймера по шине 30 (фиг.2), в регистрах 22 оказываются записаннымикоды соответствующих параметров.При формировании тактирующих импульсов этот параметр определяеткоэффициент деления исходной частоты тактового генератора, расположенного в блоке 7 управления. В этом режиме сигналы управления из блока 7,поступающие по шинам 27 и 28, обеспечивают загрузку счетчика-вычитателя 23 кодом параметра из регистра 22и устанавливают коммутатор 24 в по"зицию,.при которой на вход загрузкисчетчика-вычитателя 23 могут пройтисигналы с выхода блока 25 формированияоднократного импульса. Одновременнона счетный вход счетчика-вычитателя 23 (шина 29) подаются импульсы задав:щей тактовой частоты от блока 7 управления,При таком включении схема (фиг.2)работает как делитель частоты, выходомкоторого служит шина 26, связаннаяс вькодом заема счетчика-вычитателя23. К этой же шине подключен входблока 25 формирования однократногоимпульса.После того, как в результате дейст.вия поступающих по шине 29 тактовыхимпульсов загруженное в счетчик 23значение параметра сократится до нуля, на выходной шине 26 появится сигнал, который используется в схеме прибора для тактирования регистрации.В конце действия этого сигналана выходе блока 25 формируется импульс, который через коммутатор 24 поступает на вход загрузки счетчика 23.После новой загрузки счетчика 23значением параметра из регистра 22процесс повторяется. В результатена выходной шине 26 формируется последовательность тактовых импульсов,частота которых в (К+1) раз нижечастоты задающего генератора (Я - величина параметра, который задает частоту тактирования и может быть подготовлен описанным образом).В тех случаях когда с помощьютаймера необходимо отмерять заранеезаданный интервал времени, управляю,щие сигналы блока 7 устанавливают(по шине 28) коммутатор 24 в позицию, при которой на вход загрузки .счетчика 23 подается сигнал управления с шины 27, под действием которого в счетчик 23 записывается кодпараметра иэ регистра 2213 109 ббна вхоц счетчика 23 поступает задан"ное кодом параметра число импульсов, после чего подача счетных импульсов по шине 29 прекращается,Длительность интервалов, которыемогут быть сформированы данной схемой определяется частотой опорныхимпульсов, поступающих на счетныйвход счетчика по шине 29, и заданнойвеличиной параметра, загружаемой в 10счетчик-вычитатель 3 из памяти 1 бчерез регистр 22,Формирование вспомогательных указателей при отображении.При отображении записанной в 15блок 3 памяти данных информации теже таймеры 9 и 10 используются приФормировании на экране изображенийвспомогательных указателей-курсоров(диаграмма управляющих сигналов для 2 Оэтого режима приведена на фиг,б),Во время обратного хода лучаразвертки строки в память 1 б параметров подаются последовательно меняющие.ся адреса ячеек с параметрами (фиг.бт), 25Одновременно блок 7 управления формирует сигналы загрузки таймеров 9и 10 (фиг.б у,ф), которые подаютсяна шины 30 (фиг,2) и обеспечиваютзапись в регистры 22 заданных параметров. Выбор параметра для записив регистр 22 определяется временемпоявления сигнала загрузки на шинах30 (фиг,2 и б у,ф),Вслед за этим коммутатор 24 устанавливается в позицию, при которойна вход загрузки счетчика-вычитателя23 подключается входная шина 27, исигналом из блока 7 управления соцержимое регистра 22 перезаписываетсяв счетчик-вычитатель 23. Как только луч развертки выходит на начало рабочей части строки (фиг. 6), на вычитающий вход счетчика 23 (ши 45 на 29) начинают поступать тактовые импульсы развертки строки, последовательно уменьшающие величину записанного в счетчик параметра. Когда она станет равной нулю, иа выходе Ф 50 заема счетчика 23 (шина 26) появится сигнал, который подается на схему отображения и формирует на экране изображение светящейся точки. Совокупность таких точек во всех строках развертки экрана образует вертикальную линию - курсор, который может быть использован для сопоставления временных диаграмм сигналов, заре 48 14гистрированных по различным каналамустройства,Изменяя величину параметра, опреВделяющего позицию курсора на экране,можно вывести его в любую заданнуюточку экрана и с помощью блока 4отображения определить числовое значение его горизонтальной координаты.Комбинируя значения параметров,загружаемых в таймеры 9 и 10,частоту и время подачи тактирующихимпульсов на вычитающие входы счетчиков 23, можно формировать изображения двух независимо управляемых курсоров, с помощью которых можно измерять интервалы времени между событиями на временной диаграмме (фиг.б ч,ш), изображения вертикального и горизонтального курсора (перемещаемые оси координат), и т.д, Эти же схемы позволяют формировать изображения указателей при выводе на экран логических таблиц - в виде инверсии яркости выделенного слова состояния входных шин. Управление перемещением этого указателя и определение его текущей позиции производится аналогично.Одной из особенностей схемы предлагаемогоо устройства является многофункциональное использование реверсивного счетчика 14, который обеспечивает установку числовой величины параметров при вводе. Кроме того, работает в качестве счетчика адресов блок 3памяти, как при регистрации состояний входньгх шин, так и при отображении записанных данных, Подобное использование реверсивного счетчика 14 обеспечивается как жестким распределением времени его работы, так и предлагаемой схемой включения,Для ввода параметров используется время обратного хода луча развертки кадра (фиг,4 а;б). При отображении информации, которая производится во время развертки рабочей части экрана (фиг.4 а), реверсивный счетчик 14 работает как счетчик адресов блока 3 памяти данньа . Импульсы счета адресов паг 1 яти поступают на этот счетчик из блока 7 управления через шину 18 управления и элемент ИПИ 21.Начальный адрес отображения данных из блока 3 памяти может быть задан одним иэ параметров, хранимых в памяти 16 и загружаемых в счетчик 14 перед началом развертки кадра. Меняя величину этого параметра (или начальный адрес ячейки, содержимое которой648 15 1096 выводится на отображение), можно сдвигать изображение на экране, что необходимо для просмотра всего содержимого блока 3 памяти в тех случаях, когда емкость эКрана не допускает одновременного просмотра всего объема блока 3 памяти.При установке режима регистрации состояний входных шин отображение данных из блока 3 памяти запрещается, 10 и реверсйвный счетчик 14 работает как счетчик адресов блока 3 памяти под управлением сигналов тактирования регистрации, поступающих иэ блока 7 управления через шину 18 и элемент ИЛИ 21, В этом режиме наличие связи реверсивного счетчика 14 с памятью 16 параметров позволяет в процессе регистрации фиксировать некоторые адреса блока 3 памяти с тем, 2 О чтобы затем использовать их в режиме отображения (подобная фиксация адресов необходима для реализации режима предустановки, при которой регистрируются и выводятся на отображе- г 5 ние состояния, предшествующие сигналу запуска) .Процесс регистрации данных, которые поступают с входных шин 1 через буферный регистр 2 на блок 3 памяти данных, заканчиваетсй, как правило, после заполнения всей емкости памяти. Сигнал расшифровки предельного адреса блока 3 памяти прекращает процесс регистрации и переводит устройство в режим отображения. В этом режиме35 записанная в блоке 3 памяти данных информация, а также содержимое памяти. 16 параметров, выводится на экран индикатора с помощью блока 440 отображения известными методами. В представленной блок-схеме(фиг.3) . выход задающего генератора 31, который обеспечивает тактовое питание прибора, соединен с входом счетчи ка 32 синхрснизации, выходы которого подключены к входам дешифратора 33 управляющих сигналов. Выход схемы 6 сравнения (фиг.1) по шине 41 подключается к первому входу схемы И 35,вто рой вход которой соединен с выходом - триггера 38 разрешения запуска, а выход - с первым входом блока 36 переключения режимов,Выходы таймеров-делителей 9 и 10 55 частоты (фиг.1) по шинам 49 и 50 подключены к второму и третьему входам блока 36 переключения режимов, а выходы этого блока соединены с первым входом формирователя 34 тактов записи, входами запуска и гашения триггера 37 регистрацИи, причем сигнал гашения подается также на триггеры подготовки 39 и разрешения запуска 38. Выходы триггера 37 регистрации подключены к первому управляющему входу дешифратора 33 управляющих сигналов и второму входу формирователя 34 тактов записи.Выходные шины дешифратора 33 подключаются к входам тактирования таймеров-делителей 9 и 1 О частоты (шина 42), входу разрешения записи в первый буферный регистр 2 (шина 43) входу синхронизации блока 4 отображе-ния (шина 44), входу синхронизации блока 5 ввода-вывода параметров (шина 45), входам загрузки второго буферного регистра 8 ц таймеров-делителей 9 и 10 частоты (шина 46), входу блокировки включения триггера 38 разрешения запуска, третьему входу формирователя 34 тактов записи. Выходные шины формирователя 34 тактов записи подключаются к входу управления записью в блок 3 памяти (шина 47) и счет ному входу реверсивного счетчика 14 (шина 48) через элемент ИЛИ 21.Узел 40 задания режимов соединен с входом запуска триггера 39 подготовки, четвертым входом блока 36 переключения режимов и вторым управляющим входом дешифратора 33 управляющих сигналов. Выход триггера 39 подготовки соединен с входом включения триггера 38 разрешения запуска и третьим управляющим входом дешифратора 33 управляющих сигналов.Задание режима работы устройства производится переключателями узла 40, которые подают необходимые сигналы на блок 36 переключения режимов и дешифратор 33 управляющих сигналов.В режиме отображения эти сигналы обеспечиют запрет записи входной информации с шины 1 в первый буферный регистр 2 (шина 43), блокировку триггера 38 разрешения запуска, подачу синхросигналов на блок 4 отображения (шина 44) и блок 3 памяти (через формирователь 34 тактов, шины 47 и 48, реверсивный счетчик 14), а также на блок 5 ввода-вывода параметров (шина 45), загрузку и тактирование таймеров-делителей 9 и 10 частоты (шина 46) в соответствие с временными диаграммами (фиг.4 и Ь).